퀄리타스반도체, UCIe PHY IP 개발 위한 자금조달 추진…"575억원 연구개발에 올인"
2024-05-08 노태민 기자
반도체 설계자산(IP) 기업 퀄리타스반도체가 본격적인 칩렛 생태계 진출을 위해 연구개발 자금조달에 나선다.
퀄리타스반도체는 지난 7일 운영자금목적 575억원 및 타법인증권 취득자금목적 20억원, 총 595억원 규모의 주주배정후 실권주 일반공모 방식의 유상증자를 결정했다.
퀄리타스반도체는 이번 공모자금 중 대부분을 차지하는 운영자금목적으로 사용될 575억원은 2027년까지 전액 연구개발 목적으로 사용할 것이라고 설명했다. 구체적으로 495억원은 차세대 제품 개발비용 및 인공지능 활용 개발 프로세스 혁신 비용으로 사용하고, 80억원은 해외 R&D 사업장 신설 비용으로 사용할 예정이다.
퀄리타스반도체는 인터페이스 기술력을 바탕으로 지난해 진행된 기술성 평가에서 AA/A 등급을 획득하여 코스닥 시장에 상장했으며, 삼성전자 파운드리 생태계의 핵심 인프라인 초고속 인터페이스 PHY IP 등을 개발하고 있다. 최근 인공지능(AI) 시대에 접어들면서 방대한 연산에 따른 데이터의 초고속 전송에 대한 수요가 높아지면서 다양한 초고속 인터페이스 IP의 개발이 요구되고 있다.
퀄리타스반도체는 PCIe 4.0 PHY IP를 고객사에게 양산하면서 글로벌 수준의 기술력을 입증받았으며, 100G SERDES PHY IP를 개발하는 과정에서 확보한 멀티 레벨 시그널링 서데스(Multi-Level Signaling SERDES) 기술을 바탕으로 차세대 PCIe 6.0 PHY IP를 개발하여 하반기 양산 단계의 테스트를 진행할 계획이다.
회사 관계자는 "PCIe 6.0 PHY IP는 글로벌 시장에서도 극히 일부만 양산하고 있는 IP이며, 매우 고가에 거래되는 IP인 만큼 양산이 성공할 경우 큰 폭의 실적 개선이 기대된다"고 자신했다.
495억원이 투자되는 차세대 제품 개발비용 중 대부분은 삼성전자, 엔비디아, 인텔, ARM, TSMC 등 글로벌 주요 반도체 기업이 참여해 신설한 칩렛 표준 규격인 UCIe PHY IP를 개발에 투입될 예정이다.
이 관계자는 "최근 엔비디아가 차세대 블랙웰 그래픽처리장치(GPU)를 칩렛 기반으로 설계하고 있는 것과 같이, 차세대 반도체 시장에 칩렛 기술이 빠르게 확산되고 있는 상황"이라며 "이를 대비하기 위해 삼성전자 파운드리, TSMC, 인텔 파운드리 등이 칩렛 전용 인터페이스 IP인 UCIe IP를 IP 파트너십을 통해 경쟁적으로 개발하고 있다"고 말했다. 이어 "글로벌 시장에서도 UCIe PHY IP를 개발하고 있는 회사는 거의 없는 상황에서, 퀄리타스반도체가 칩렛 시장을 선점하기 위한 작업을 착수하였으며, 빠르면 2025년 하반기 양산 공급을 할 수 있을 것"이라고 덧붙였다.
퀄리타스반도체는 이번 유상증자 결정에 대해 "지난해 글로벌 반도체 산업의 불황에 대한 여파 및 AI시대로 인해 급변하는 반도체 기술 트렌드에 따른 투자 확대가 가장 큰 이유"라며 “반도체 산업 불황으로 인해 프로젝트가 일부 연기돼 자금 조달 시기가 다소 지연된 상황"이라고 설명했다. 이어 "칩렛 생태계가 예상보다 빠르게 개화되고 있음에 따라 투자 시기를 늦출 수 없기에 불가피하게 연구개발비를 조달하게 됐다"며 "선제적인 연구개발을 통해 IP 포트폴리오를 다변화시키고 있으며, 금년부터 준비되고 있는 고가의 IP들을 통해 본격적인 실적 개선에 나서겠다"고 부연했다.
한편, 유상증자 예정 발행가는 2만3000원, 발행가 확정 예정일은 7월 10일, 신주 배정 기준일은 6월 11일이다.
디일렉=노태민 기자 tmnoh@bestwatersport.com
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》