조병연 삼성전자 AVP 사업팀 제품전략 파트장 학술대회서 발표
메모리 기술 결합한 어드밴스드 패키징 플랫폼 4개 공개
하이 B/W 메모리 인터그레이션 플랫폼...HBM 12개 탑재 추진
로직 3D IC 인터그레이션 플랫폼 모바일 적용 위해 기술 개발
조병연 삼성전자 AVP팀 수석이 삼성전자의 어드밴스드 패키징 기술 로드맵을 발표했다. <사진=노태민 기자>
삼성전자가 메모리 기술을 결합한 어드밴스드 패키징 플랫폼을 공개했다. TSMC와의 파운드리 경쟁에서 앞서기 위해 준비 중인 차세대 기술이다.
조병연 삼성전자 AVP 사업팀 제품전략 파트장은 지난 5일 수원컨벤션센터에서 열린 ‘한국마이크로전자 및 패키징학회 2023년 정기학술대회‘에서 어드밴스드 패키징 기술 로드맵을 발표했다.
조 파트장은 “고개를 갸우뚱하실 수 있지만 삼성전자는 높은 패키징 기술 경쟁력을 가지고 있다”며 “(패키징 경쟁력 강화를 위해) 메모리 기술을 결합한 어드밴스드 패키징 플랫폼을 만들고 있다”고 밝혔다.
이날 삼성전자가 공개한 어드밴스드 패키징 플랫폼은 ▲로우 파워 메모리 인터그레이션 플랫폼(Low Power Memory Integration Plaform) ▲와이드 I/O 메모리 인터그레이션 플랫폼(Wide I/O Memory Integration Plaform) ▲하이 B/W 메모리 인터그레이션 플랫폼(High B/W Memory Integration Plaform)▲로직 3D IC 인터그레이션 플랫폼(Logic 3D Intergration Platform) 등 네 가지다.
로우 파워 메모리 인터그레이션 플랫폼은 모바일 제품 타깃으로 설계됐다. 팬아웃-패널레벨패키지(FO-PLP)와 팬아웃-웨이퍼레벨패키지(FO-WLP)를 사용해 LPDDR 메모리 칩을 로직 반도체 위에 적층한다. 모바일 타겟으로 설계한 만큼 사이즈, 두께, 방열 등에 중점을 둔 플랫폼이다. 삼성 측은 FO-PLP는 현재 양산 적용 중이며, FO-WLP의 경우 올해 4분기 양산 예정이라고 설명했다.
와이드 I/O 메모리 인터그레이션 플랫폼은 현재 개발 중인 LLW(Low Latency Wide IO) D램을 활용한 패키징이다. RDL 위에 로직 반도체와 LLW D램을 적층하는 방식으로 패키징하며 레이턴시, 대역폭, 전력 효율성 개선 등이 가능하다.
하이 B/W 메모리 인터그레이션 플랫폼은 잘 알려진 삼성전자의 패키지 기술 I-Cube로 실리콘 인터포저 위에 CPU, GPU 등 로직 반도체와 HBM을 적층해 성능을 극대화하는 패키징이다. 해당 플랫폼은 최근 인공지능 기술의 상용화로 고객사의 주목을 받고 있으며, 고객사 요청으로 HBM 탑재량을 늘리고 있다. 현재 HBM 탑재는 8개까지 가능하다. 삼성 측은 내년 중 12개 HBM을 탑재한 플랫폼 퀄테스트를 진행할 예정이다.
로직 3D IC 인터그레이션 플랫폼은 로직 반도체를 적층하는 패키징 기술로 HPC, 서버 등이 주 사용처다. 마이크로 범프를 적용한 3D IC 제품은 2016년부터 양산했으며, 최근 범프를 제거한 코퍼 본딩 개발에 나섰다. 또 삼성은 프리미엄 AP 시장을 타깃으로 3D IC 개발에 나섰으며, 2~3년 후에는 해당 기술이 시장에서 상용화될 것이라 전망했다.
마지막으로 조 파트장은 어드밴스드 패키징 활성화를 위해 다양한 기업의 참여가 필요하다고 강조했다. 조 파트장은 “어드밴스드 패키징 상용화는 삼성 혼자만의 힘으로 절대 불가능하다”며 컨벤셔널 패키징뿐 아니라 어드밴스드 패키징 영역에도 많은 기업들의 참여를 촉구했다.
한편, 어드밴스드 패키징 영역에서 글로벌 1위 경쟁력을 자랑하는 TSMC는 오픈이노베이션플랫폼(OIP)을 통해 후공정뿐 아니라 반도체 전반의 에코시스템 육성에 성공했고, 다양한 OSAT 업체 및 패키지 기판 업체와 협업을 진행하고 있다.
