최근 D램 영역에 웨이퍼 투 웨이퍼를(W2W) 적용하기 위한 다양한 연구가 진행되고 있다. 고대역폭메모리(HBM) 등 제품에서의 양산성 개선을 위해서다. 다만, 불량품 등 이슈로 W2W 적용까지는 시간이 걸릴 것으로 예상된다.
윤영식 EVG 한국지사장은 《디일렉》이 지난달 26일 서울 역삼 포스코타워에서 개최한 '반도체 하이브리드 본딩 콘퍼런스'에서 'W2W·다이 투 웨이퍼(D2W) 하이브리드 본딩 솔루션'을 주제로 발표했다. EVG는 오스트리아 후공정 장비 기업이다. 웨이퍼 본더, 리소그래피, 코더 등 장비 등을 만든다. 최근에는 W2W·D2W 영역에 집중하고 있다.
윤 지사장은 "D램 영역에서도 W2W에 대한 연구가 활발히 진행되고 있다"며 "현재 불량품 이슈가 있지만, 향후 수율 문제를 해결하면 HBM 등에 W2W를 충분히 적용할 수 있을 것이다"라고 전망했다.
현재 3D 반도체 제조에는 W2W, D2W, 다이 투 다이(D2D) 등이 사용된다. W2W는 웨이퍼에 웨이퍼를 적층해 생산 속도를 극대화할 수 있다. 다만, 수율 등의 문제가 있을 경우 적용하기 어렵다는 단점이 있다. D2W와 D2D는 W2W 대비 수율 이슈가 적다. 굿다이 선별이 가능하기 때문이다. 다만, 쓰루풋은 W2W에 떨어진다.
HBM 등에 W2W를 적용하기 힘든 이유는 수율 때문이다. W2W 공정을 통해 수율 60% 수준인 웨이퍼를 적층 시 사용 가능한 제품은 36% 수준이다. 적층을 늘릴 시 제품 수율은 기하급수적으로 떨어지게 된다. W2W가 가장 먼저 적용되기 시작한 제품군은 CMOS 이미지 센서(CIS)와 초소형정밀기계(MEMS)다. 두 제품군은 D램 대비 레거시 공정에서 제작되기 때문에 수율 문제가 해결된 제품들이다.
윤 지사장은 "향후 W2W가 기존 공정 대비 비용 측면에서 유리해지는 시기가 온다"며 "그 시점에 W2W 상용화가 본격화될 것으로 보고 있다"고 전했다. 이어 "HBM 생산에서 웨이퍼 수율 문제가 개선된다면 W2W를 통해 12, 16 스택도 가능하다"고 덧붙였다.
한편, W2W, D2W, D2D 외에도 다양한 스태킹 기술이 연구되고 있다. 국내 한국전자통신연구원(ETRI)의 타일링 공정이 대표적인 사례다. 타일링 공정은 웨이퍼에 일정한 규칙의 칩렛을 구성해 이어 붙이듯 적층하는 방식이다. W2W에 비해 수율 문제에 자유롭고, D2D 등 보다 생산성이 높다는 장점이 있다. ETRI는 타일링 공정을 통해 후공정 과정을 1/3 가량 축소할 수 있다는 입장이다.
디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》
