40마이크로미터(μm) 이하 본딩을 위한 기술 개발이 필요하다는 주장이 나왔다. 열압착(TC) 본더 장비나 매스리플로우(MR)로는 40μm 이하 미세 피치 구현이 어렵기 때문이다. 최광성 한국전자통신연구원(ETRI) 실장은 지난 30일 《디일렉》이 개최한 '2024 반도체 산업·테크 대전망 콘퍼런스'에서 "고대역폭메모리(HBM) 로드맵을 살펴보면, 6세대 제품(HBM4)부터 입출력(I/O) 수가 2048개로 늘어난다"며 "I/O간 간격도 현재 40μm 수준에서 20μm로 줄어들게 된다"고 말했다. 이어 "범프 수도 증가하고 (피치도 절반 수준으로 줄어들기 때문에) TC 본더로는 구현이 어렵다"고 설명했다.  HBM은 그래픽처리장치(GPU), 주문형반도체(ASIC) 등에 쓰이는 고사양 메모리 반도체로 1개의 로직 다이와 4n개의 D램 다이로 구성된다. 최신 제품인 HBM3 12단 제품은 삼성전자와 SK하이닉스가 양산 중이며 양사는 각자 다른 방식으로 HBM을 만들고 있다. 먼저 삼성전자는 TC 본더로 칩과 칩을 부착한다. 칩 적층과 유전체로는 비전도성 접착 필름(NCF)를 사용 중이다. 마이크론도 동일한 방법으로 HBM 양산을 준비 중이다. SK하이닉스는 별도의 열과 압력 없이 플럭스(Flux)를 발라 칩과 칩을 쌓는다. 칩 적층에는 본더 장비를 사용한다. 그다음, 몰디드언더필(MUF)를 칩과 칩 사이에 채운 뒤, MR을 통해 칩 부착과 몰딩을 동시에 해결한다. 최 실장은 "TC 본더나 MR 등은 (기술적 문제로) 40μm까지 사용할 수 있다"며 "현행 기술로 커버할 수 있는 본딩 영역에 빈 곳(10~40μm)이 존재하는데, 관련 업계에서는 (40μm 이하 미세 피치 구현에 대한 수요가 늘어나는 만큼) 빠르게 정답을 찾아야 한다"고 강조했다. 또 "국내 장비나 소재 업체들 입장에서는 새로운 시장이 열리고 있다는 의미로 해석할 수도 있을 것"이라고 전했다. 최근 연구되고 있는 하이브리드 본딩에 대해서는 적용이 쉽지 않을 것이라는 전망을 내놨다. 하이브리드 본딩은 솔더볼이나 범프가 아닌 구리(Cu) 연결을 통해 I/O를 늘리는 기술이다. 기존 본딩 방식 대비 I/O와 배선 길이 등을 개선할 수 있다는 장점이 있다.  그는 "하이브리드 본딩은 높은 대역폭이 요구되는 곳만 선별적으로 적용되는 것"이라며 "보편적으로 적용하기에는 비용적인 측면 등 어려움이 있다"고 설명했다. 이어 "하이브리드 본딩이 적용된 TSMC 다이를 살펴보면 적용된 범위가 매우 한정적이다"라고 덧붙였다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》