키옥시아와 웨스턴디지털이 6세대 162단 3D 플래시 메모리 기술을 개발했다고 24일 발표했다.  6세대 3D 플래시 메모리는 5세대 대비 10% 증가한 측면 셀 어레이 밀도를 특징으로 한다. 기존 8스태거(eight-stagger) 구조의 메모리 홀 어레이 기능을 능가했다. 측면 미세화로 162단 수직 적층 메모리와 결합했다. 112단 적층 기술 대비 40% 감소된 다이(die) 크기와 비용 최적화를 지원한다. 양사는 6세대 3D 플래시 메모리에 '서킷 언더 어레이' CMOS 배치와 '4플레인' 방식을 함께 적용했다. 프로그램 성능이 이전 세대 대비 2.4배가량 향상됐다. 읽기 지연 시간은  10% 개선됐다. 입출력(I/O) 성능 또한 66% 향상돼 차세대 인터페이스를 지원한다. 비트당 비용 절감을 지원할 뿐 아니라, 웨이퍼당 비트 생산 또한 이전 세대 대비 70% 증가시킨다.  시바 시바람 웨스턴디지털 기술 및 전략 부문 사장 박사는 "반도체 업계 전반에서 물리적 한계에 다다르고 있는 무어의 법칙이 플래시 분야에서만큼은 여전히 유효하다"며 "양사는 보다 작은 크기의 다이와 적은 수의 단으로도 높은 용량을 달성하는 미세화 혁신을 선보였다"고 전했다.