<자막원문> 한: 오랜만에 인하대학교 최리노 교수님 모셨습니다. 교수님 안녕하세요. 최: 안녕하십니까. 한: 오늘 잠깐 들리셨는데 제가 구태여 영상 한번 찍으면서 돌아가는 얘기도 해주십사하고 모셨는데. 올 초인가요? 대만에 TSMC가 연례로 여는 기술 심포지엄이 있는데. 그때 제가 주의 깊게 들었던 내용이 뭐냐면 2나노였던 걸로 제가 기억하는데. “2나노 뒤로는 우리가 로드맵이 아직 서 있지 않다” 이렇게 얘기를 하면서 패키징에 대한 얘기를 쭉 했어요. 최: 맞습니다. 한: 그러고 나서 최근에 AMD나 이런 업체에서 새로운 패키징 기술에 대해서 얘기를 했는데. 교수님은 소자 쪽, 말하자면 전공정이시고 패키징은 옛날에 후공정이라고. 최: 그렇죠. 후공정이라고 부르죠. 한: 전공정과 후공정. 전공정 쪽에 계신 분들이 “후공정은 약간 조금 고급기술은 아니다”. 옛날에는 그런 식으로. 최: 옛날에는 그랬죠. 한: 지금은 많이 바뀌었죠? 최: 지금은 많이 바뀐 게 TSMC가 ‘InFO(통합팬아웃)’라는 기술을 들고나오면서 애플 물량을 다 받아 가면서 후공정을 통해서 돈을 크게 벌 수 있고 이것이 ‘Key 테크놀로지’가 될 수 있다는 것을 보였죠. 그 이후에는 후공정이라는 것이 굉장히 중요한 파트가 됐죠. 한: ‘InFO(통합팬아웃)’라는 게 말하자면 그쪽 패키징 업계에서 얘기하는 게 팬아웃(Fan-Out). 최: 삼성도 지금 현재 팬아웃(Fan-Out)을 하고 있죠. 한: 예전에 나온 건 PLP(패널레벨패키지). 최: PLP(패널레벨패키지)도 하고 WLP(웨이퍼레벨패키지)도 하고 다 하는 것으로 알고 있습니다. 한: 동그란 것도 하고 네모난 것도 하고 있을 정도로 반도체 업계에도 생산이 많이 바뀌고 있다. 최: 맞습니다. 한: 패키징 쪽은 투자비나 이런 것들이 전공정에 비해서는 크게 들어가지 않지 않습니까? 최: 그렇죠. 팹을 지을 때는 기본적으로 10조 원 정도를 요즘에 새로운 하이테크 퍼포먼스 팹을 짓는다면 그정도가 드니까 거기에 비하면 상당히 적은 금액이라고 볼 수 있죠. 제가 정확한 액수는 잘 모르겠는데. 거기는 EUV도 들어가야 되고 각종 굉장히 작은 선폭의 것들을 하기 위한 것들이 들어가기 때문에 비싸지만, 후공정은 거기에 비하면 덜 들어가는 편이죠. 한: 근데 지금 TSMC에서 그렇게 발표한 걸 보면 “2나노 이후로는 우리가 로드맵이 서 있지 않다” 그 뒤로는 없는 거예요? 최: 그러니까 우선 GAAFET까지는 이미 어느 정도 사업화가 될 것이고 갈 것이라는 건 누구나 다 이야기를 하고. 삼성 같은 경우에 3나노에 들어간다고 한 것이고요. 한: GAA(Gate All Around). 지난번 저희 영상 때 한번 다뤘었죠. 최: 그다음에도 CFET이라든지 Vertical FET이라든지 이런 것들이 얘기는 되고 있지만 실제로 그걸 갖다가 소자를 구현한 곳은 아직까지 없고요. 그리고 그걸 구현하려고 마음먹더라도 풀어야 할 숙제가 굉장히 많습니다. 그리고 거기에 들어가는 투자비라는 걸 생각했을 때 그렇게 쉽게 가기에는 생각하기 어려울 것이다라고 판단되죠. 한: 그럼 지금 7나노 또 5나노 이렇게 하는데. 시간이 지나면 3나노 혹은 2나노 이렇게 내려갔을 때 그다음은 없다면 계속 머물러 있어야 된다는 얘기인가요? 최: 머물러 있진 않을 겁니다. 어떤 형태로든지 하이 퍼포먼스, 퍼포먼스를 더 키운 거는 계속 요구가 들어오고요. 그래야지 이 시장이라는 게 그렇게 성장할 수 있는, 반도체 회사라는 것이 우리가 스케일링을 하면 성능이 좋아지고 성능이 좋아지니까 그걸 이용해서 다른 칩을 만들어가지고 고객이 거기다 돈을 내면 돈을 벌기 때문에 다시 투자를 해서 스케일링을 하고. 이런 게 반도체 트랜지스터의 포커스였습니다. 산업의 포커스였는데. 이제 그것이 바뀌어 가는 상황입니다. 사실은 ‘무어의 법칙’이라고 불렀죠. 스케일링만 하면 모든 것이 해결됐던 시대였는데. 그것이 점점 어렵다는 건 누구나 다 느끼고 있기 때문에 과연 어떤 식으로, 결국은 돈입니다. 돈을 회사가 벌 수 있을 것인지. 스케일링은 하기가 점점 어려워지고 하더라도 돈이 더 많이 들어가는 상황이 되니까. 그럼 어떤 식으로 할까 하다가 TSMC가 거기에 패키징 분야, 옛날로 말하면 패키징 분야의 후공정 분야를 들고 나왔고 그게 사실은 굉장히 성공적이었던 거죠. 한: 말하자면 모어 댄 무어(More than Moore). 최: ‘모어 댄 무어(More than Moore)’라고도 부를 수 있고. 한: 아니면 ‘비욘드 무어(Beyond Moore)’입니까? 최: 조금 다른 개념이죠. 아무튼 여러 가지 펑셔널리티를 단순히 로직칩만 만든다든지 메모리칩만 만든다든지 그런 것이 아니고 로직과 메모리가 합쳐질 수도 있고. MEMS(미세전자기계시스템)가 합쳐질 수도 있고 아니면 센서가 합쳐질 수도 있고. 이런 다양한 펑션들을 갖다가 붙여서 할 필요가 있다. 왜냐하면 모바일로 가게 되면 폼팩터가 점점 작아지고 우리한테 주어지는 건 작아지거든요. 거기에 모든 것들을 집어 넣을 수 있는 기술들이 어떤 것이 있겠느냐라는 것이 있고. 그래서 나오는 얘기들이 ‘헤테로지니어스 인티그레이션(Heterogeneous Integration·이종집적)이 나오고 있죠. 한: ‘‘헤테로지니어스 인티그레이션(Heterogeneous Integration·이종집적) 뭔가 다른 것들을 많이 붙여서 하나로 집적하겠다. 최: 네. 맞습니다. 한: 최근에 대만에서 원래 ‘컴퓨텍스 타이페이’라는 행사가 PC용 칩 같은 걸 거기서 많이 발표가 됐는데. 이번에 온라인으로 했나요? 하여튼 AMD에서 되게 중요한 발표를 했잖아요? 최: 그렇습니다. 한: 그게 어떤 내용인지 한번 설명해주시죠. 최: 우선 말씀드리기 전에 저는 아까도 말씀드렸지만 프론트엔드를 하는 사람이기 때문에 이 분야에 대해서는 제가 완벽한 전문가는 아닙니다. 저는 반도체 쪽에서 돌아가는 얘기들을 듣고 이런 것들이 어떤 의미가 있을 것이다라고 파악을 하는 것인데. 우선 처음 AMD가 젠3 라이젠 CPU를 내놓으면서 ‘V-캐시’라는 것을 들고나왔는데. 그것이 CPU 위에다가 S램을 얹었죠. 그것이 마이크로 범프를 이용해서 일반적으로 붙여서 하나의 칩으로 만드는 게 보통의 방법이었는데. 그것이 아니고 카파 to 카파를 직접 붙여서 범프 없이 그래서 하나의 칩으로 만들어내는 칩을 만들었고 그게 AMD가 발표를 한 거죠. 한: 한국에서는 그런 내용들이 굉장히 스포트라이트는 받지 못했는데. 이쪽 분야에 있는 전문가분들은 “이거 대단한 것이 아니냐” 이런 얘기들이 되게 많았다면서요? 그게 왜 그런 겁니까? 최: 기본적으로 ‘헤테로지니어스 인티그레이션’이라고 부르는 목표를 갖다가 가장 잘 만들 수 있는 기술을 갖다가 넣어가지고 만들었다는 건데. 헤테로지니어스 인티그레이션에 대해서 말씀드려야 할 것 같거든요. 헤테로지니어스 인티그레이션이 개념적으로는 여러 가지가 나왔었는데. 이게 각광을 받고 하나로 뭉쳐진 게 이게 ITRS 로드맵이라는 걸 만들지 않습니까? ITRS(International Technology Roadmap for Semiconductor)인데. 그것을 2015년도에 내면서 “이제 더 이상 우리가 로드맵을 안 만들 것이다”라고 했어요. 왜냐하면 아까도 말씀드렸지만 프론트엔드 쪽에서 더 가기 쉽지 않고. 기술을 갖다가 모여가지고 할 만큼에 소비자(회사)도 많지 않고. 고객사가 많지 않고. 이런 걸 하지 않겠다라고 하면서 대신에 뭘 내기 시작했냐면 HIR(헤테로지니어스 인티그레이션 로드맵)을 거기서 만들기 시작합니다. 그 로드맵에 보면 나오는 얘기들이 뭐냐면 “시스템 차원에서 우리가 여러 가지 칩을 갖다가 얹어가지고 그것을 기술 개발하는 걸 갖다가 같이 공동에 노력을 해야 된다” 그래서 헤테로지니어스 인티그레이션 로드맵을 ‘HIR’이라고 해서 만들기 시작했는데. 거기 보면 정확하게 있습니다. 아까도 말씀드렸지만, 반도체라는 것은 스케일링을 통해서 돈을 벌어서 계속 재투자를 해서 산업을 키워왔는데 그것이 아니라 이제는 시스템 레벨에서 그걸 하겠다. 그러다 보면 여러 가지 펑셔널리티와 칩들을 갖다가 하나에다 올려서 할 것이고. 그것으로써 돈을 벌 수 있게 만들겠다라는 거거든요. 헤테로지니어스(다른 제품, 다른 환경, 다른 종료의 해당)라는 건 호모지니어스(같은 플랫폼, 같은 종류, 같은 환경)가 아닌 여러 가지 다른 것들인데. 뭐냐면 아까 말씀드린 로직이라든지 메모리라든지 이런 펑션이 다른 것들도 있지만 더 중요한 것은 뭐냐면 테크놀로지 노드 그러니까 우리가 3나노 테크놀로지나 5나노 테크놀로지나 이렇게 비싼 테크놀로지 노드로 만들어져야 할 칩도 있지만 22나노 테크놀로지 노드로 만들 수 있는 것. 이런 것들도 많단 말이죠. 그것을 원칩으로 만든다라는 것은 수율이라는 측면이라든지 아니면 공급망적인 측면에서 그렇게 유리한 것들만은 아니라는 거죠. 그렇게 작게 만들어야 될 것들은 작게 만들고. 하이 퍼포먼스로 만들어야 될 것은 하이 퍼포먼스 테크놀로지로 만들고 아닌 것들은 아닌 것대로 만들어서 걔네들을 시스템 단에서 붙여서 해보자. 그것도 헤테로지니어스 인티그레이션이라고 합니다. 한: 과거에 얘기할 때는 어쨌든 SoC(시스템온칩)를 할 때는 그 칩 다이 하나에 GPU도 넣고 CPU도 넣고 메모리 캐시도 넣고 여러 가지를 다 넣고 나서 하나로 했는데. 최: 그게 이제 과거에 패키징 단에서 그렇게 하자고 그랬었죠. 지금은 그런 기술들이 굉장히 다양한 기술들이 다 나왔다는 거죠. 아까 말씀드렸던 팬아웃(Fan-Out) 기술도 마찬가지고 인터포저 (Interposer)도 있고요. 그리고 지금 발표한 하이브리드 본딩(Hybrid Bonding)도 있고요. 이러한 다양한 기술로서 만들어서 붙여서 넣자는 얘기죠. 여기서 중요한 것은 뭐냐면 결국은 얘네들이 붙을 때 I/O(Input/Output)가 많아져야 되는 거죠. 한: 데이터를 주고 받아야 한다는 거죠. 최: 그렇죠. I/O(Input/Output)의 숫자를 갖다가 늘려야지 이것이 의미가 있고. I/O가 결국은 딜레이 부분에서도 줄여주고 그다음에 전력 소모 측면에서도 줄여주거든요. 그걸 갖다가 짧게 만들었을 때 가장 짧게 만드는 것은 스태킹을 하면서 올라갈 수 있는 방법이 가장 짧게 만들 수 있죠. 한: 스태킹을 하면서 올라가는 방법. 최: 근데 ‘마이크로 범프’라는 방법은 문제는 뭐냐면 이게 칩이든 웨이퍼든 만들고 얘를 만들어서 붙여야 되는데 이 두께가 상당한 두께가 됩니다. 그러다 보니까 얘네를 얼라인을 해가지고 붙이는 것이 쉽지가 않죠. 그러다 보니까 범프들을 크게 만들어야 되고 그러다 보면 I/O의 숫자는 항상 제한될 수밖에 없죠. 한: 그래서 그걸 늘린 게 팬아웃(Fan-Out)으로 늘려서 한 것도 있고. 최: 그렇죠. 에어리어를 늘려서 I/O를 그런 식으로 늘렸는데. 그것이 아니고 카파 to 카파로 붙인다는 얘기는 뭐냐면 결국은 아이디얼하게 생각한다면 우리가 카파로 백엔드를 인터커넥트 메탈을 만들고 백엔드를 카파로 만든 다음에 걔네들을 자르고 잘라서 붙여버릴 수도 있다는 얘기거든요. 결국은. 그렇게 아이디얼하게 생각한다면 엄청나게 많은 I/O가 나올 수가 있다는 거죠. 한: 속도도 빠르고. 최: 그렇죠. 속도도 빠르고. 한: 만약에 지금 그러니까 카파 to 카파, 구리하고 구리를 붙여버린다고 하면 볼이 필요 없는 것 아닙니까? 최: 필요 없는 거죠. 한: 인텔에서 내놓은 ‘포베로스’인가요? 그건 범프를 이용하는 거죠? 최: 마이크로 범프로 하는 거죠. 한: 근데 지금 AMD는 TSMC한테 해서 카파 to 카파로. 이게 범프가 없이 만약에 카파 to 카파로 쭉 간다고 그러면 그 범프를 만드는 회사들 밑에 절연하려고 언더필(underfill)을 넣는 회사들 재료사용량은 확 줄어들 수도 있겠네요. 최: 근데 물론 이제 모든 제품이 그쪽으로 갈 수 있는 건 아니고요. 이것이 비싼 공정이 될 테니까 그것을 필요로 하는 그런 시장들만 그쪽으로 가겠죠. 물론 이쪽 시장은 그냥 그렇게 쓰겠지만 그래도 이쪽 시장이 그렇게 I/O를 많이 필요로 하는 시장은 비싼 시장일 수밖에 없으니까. 당연히 이쪽으로 가는 것들이 많아지고 이쪽에서 돈이 벌려지는 시장이 되겠죠. 한: 그게 옛날에는 금선 같은 걸로. 최: 와이어본딩을 했죠. 한: 와이어로 본딩을 하다가 이제 볼로 바뀌고 그다음에 직접 붙이는 방향으로 어쨌든 시장이 쭉 간다고 하면 이게 과거의 기술이 된다고 봐야되는 거죠? 최: 지금도 와이어본딩 쓰는 데도 있습니다. 없어지는 기술은 아니고. 한: 옛날 것들은 굳이 우리가 그렇게 범프로 해야되야 되는 것들은 옛날 것을 쓰긴 하는데. 최: 좀 더 저렴한 프로세스일 테니까요. 그렇게 만들어야 되는 제품군이 분명히 있죠. 한: 그러니까 시장에서 볼 때는 어쨌든 과거의 기술을 하는 회사보다는 미래의 기술을 하는 회사에 좀 더 높은 밸류를 쳐줄 수밖에 없고. 지금 한국에서는 국가과제나 기업별로 아까 말씀하신 헤테로지니어스 인티그레이션에 대한 어떤 연구나 개발이 잘 이루어지고 있습니까? 최: 아직까지 그것이 큰 난이에 과제로 된 건 없고요. 개별적인 차원에서는 조금 있을 수는 있겠죠. 저도 다 파악을 한 건 아니니까 모르겠는데. 그런데 이것이 그렇게 단위마다 해야 될 건 아닙니다. 왜냐하면 지금 며칠 전에 바이든 행정부가 행정명령을 내렸던 100일 공급망 계획을 보더라도 거기서 반드시 해야 될 기술로 보다 보면 ‘어드밴스드 패키징’이라는 부분이 나오거든요. 한: 있어요? 최: 네. 그리고 리서치를 해야 되는 부분에서도 ‘어드밴스드 패키징’이라는 부분을 박아가지고 National Semiconductor Technology Center(NSTC)라고 하는데. 그걸 펀딩을 하겠다는 게 딱 들어가 있어요 보면 한: 정부가? 최: 정부가. 한: 미국 정부가 그렇게 했던 적이 있나요? 최: 미국은 기본적으로 ‘National’이라는 것을 넣어서 만드는 걸 굉장히 극도로 싫어하는 나라입니다. 그러한 부분들은 개별 기업들이 직접 연구해야 될 부분이고 미국은 인력을 키운다. 국가는 인력을 키우고 인프라를 준다. 이런 것들만 했었는데 국가적인 아젠다가 바뀌어 간다는 의미죠. 이 산업은 민간에서만 두고 봤더니 결국은 다 외국이 하더라. 국가적인 차원에서 이걸 해야 된다 그렇기 때문에 테크놀로지 센터가 필요하다는 얘기가 나온 것이고. 거기에 박아넣은 것 중에 ‘어드밴스드 패키징’이 있는 거죠. 컴퓨팅 부분도 있고 여러 가지 부분이 있지만 그걸 넣은 거죠. 한: 중요하게 그만큼 생각을 한다라고 내부에서 그 문장을 박아놨다는. ITRS 다음에 또 로드맵으로 나온 게 HIR(헤테로지니어스 인티그레이션 로드맵)? 최: 그렇죠. HIR(헤테로지니어스 인티그레이션 로드맵)이죠. 한: 그건 어디서 로드맵을 내놓는 거예요? 최: ITRS를 만들던 사람들이 같은 기관에서 만드는데 SIA에서 아마 주도를 하고 있을 겁니다. *HIR(Heterogeneous Integration roadmap)은 IEEE Electronics Packaging Society에서 만들었다. 한: 미국 반도체산업협회(SIA). 그러니까 말하자면 옛날에는 그 칩의 크기를 계속 줄이는 방향으로 갔다면 이제는 그게 어려우니까. 최: 시스템 차원에서. 한: 시스템 차원에서 복잡하게 혼합해서 넣고. 요즘에 애플 에어팟을 보면 거기에도 SiP(System In Package)가 들어가잖아요. 같은 개념인지는 모르겠는데 SiP 수요도 요즘에 엄청 많이 늘어난다고 하더라고요. 최: SiP(System In Package)는 뭐 여러 군데서 수요가 들어가죠. 아무래도 폼팩터가 작아지는 제품들이 많아지고 그리고 전력도 적게 써야 되고 그러면 작은 데가 할 수밖에 없는 그런 상황들이 발생할 수밖에 없죠. 한: 말씀하신 대로 헤테로지니어스 인티그레이션에 대한 연구라든지 이런 것도 미국이나 이런 쪽에서도 굉장히 중요하다고 하고 있고. 최: 그리고 TSMC가 일본하고 같이 연구를 하자고 하는 부분도 패키징이거든요. 한: 얼마 전에 기사가 많이 나오지 않았습니까? 최: 맞습니다. 한: 일본 정부에서도 돈을 많이 대고 지원도 많이 해주고. 그래서 일본에서도 그게 있는 거군요? 최: 맞습니다. 일본이 패키징 쪽 그런 기술들을 또 많이 연구를 해왔습니다. 연구해왔기 때문에 그런 어떤 연구 인프라도 가지고 있고. 대만 TSMC 생각에는 이 부분이 굉장히 사업적으로 중요한 부분이다라고 생각해서 일본하고 같이 하겠다라는 부분이 있는 거죠. 한: 지금 교수님 과거에 산기평(한국산업기술평가관리원)에서 반도체 PD도 하시고 과제기획도 그쪽에서 많이 하셨었고. 지금 이제 다시 학교로 돌아오셔가지고 학생들도 가르치시고 여러 가지 일을 하시는데. 지금 이런 거에 대한 국책과제나 이런 것들을 우리가 만들어야 된다는 목소리가 있습니까? 최: 우선 일단 센터를 만들고 이런 부분에 충북에서 패키징 팹을 하겠다 이런 얘기들도 있고 그와 관련해서 에타도 진행될 예정이고. 그런데 그것이 헤테로지니어스 인티그레이션에 포커스를 두고 있지는 않거든요. 그러다 보니까 그런 부분들이랑 잘 결합을 하고 이 부분을 어떻게 잘 이끌어 나가야 될지를 사실은 고민을 많이 하고 있죠. 한: 우리가 기존에 얘기하던 OSAT(외주반도체패키지테스트). OSAT라는 게 외주로 반도체 패키징이나 테스트를 해주는 전문회사들이 있잖아요? 칩팩, 앰코 이런 회사들이 있는데. 지금 말씀하신 대로 얘기를 들어보자면 이게 전공정 쪽에 기술력이 굉장히 있어야 이걸 좀 할 수 있는? 최: 지금 현재 상당히 많이 필요해지고 있죠. 상당히 많이 필요해지고 있어가지고 TSMC도 결국은 그런 걸 기반으로 올라오고 있는 것이고 그다음에 패시브 소자 같은 것들도 많이 만들어서 칩 단위로 만들 수 있어야 되거든요. 그러려면 커패시터라든지 레지스트리를 만들어야 되는데. 그러려면 굉장히 우수한 전공정 능력을 가지고 있어야 합니다. 그래서 결국은 붙인 게 카파 단으로 나왔단 얘기는 웨이퍼 레벨 단이 됐다는 얘기이고. 물론 이게 웨이퍼 to 웨이퍼가 될 건지는 사실은 모릅니다. 왜냐하면 다이 to 다이가 될 수도 있고 다이 to 웨이퍼가 될 수도 있고. 왜냐하면 수요를 생각했을 때 이게 웨이퍼 to 웨이퍼가 됐을 때 문제가 뭐냐면 여기에 수율과 여기에 수율이 곱셈이 돼버리는 상황이 되는 거죠. 그래서 떨어지는 상황인데. Known Good Die(멀티칩 모듈 내에 본딩 준비가 돼 있는 완전히 테스트 된 칩)를 찾아내고 Known Good Die를 찾아내서 붙이면 수율이 올라가는 상황이 될 수가 있거든요. 좋은 놈들만 찾아가지고 붙이다 보면, 잘 붙는다는 가정하에. 그렇기 때문에 수율이나 이런 부분을 생각했을 때는 물론 웨이퍼 to 웨이퍼의 수요들도 있을 테지만 그렇지 않은 수요들도 많이 있죠. 한: 예전에는 교수님 IEDM(International Electron Devices Meeting) 이런 데 학회도 많이 가시고 하셨는데. 요즘에는 어쨌든 온라인으로 많이 개최되서 보셨겠지만. 최근에 동향들도 다 그런 쪽으로 가고 있습니까? 최: 그렇죠. 프론트엔드에서 나오는 것들이 이제는 그렇게 파워풀한 것들이 나오기가 힘든 상황이죠. IMEC 같은 데서 이론적으로 CFET이라는 걸 갖다가 시뮬레이션해서 내고 아니면 Vertical FET을 내고 이런 부분들이 있지만 이제는 프론트엔드를 하는 분들도 적층에 관심이 많아요. 그래서 제가 연구했던 것도 M3D(Monolithic 3D). 스탠포드에서도 내고 그렇긴 하지만 그거 이외에도 패키징 단에서 붙일 수 있는 부분들. 패키징 단이라고 부르기도 어렵죠. 프론트엔드 쪽에 거의 들어온 기술들이니까. 그런 부분들에 대한 연구들이 계속 나오고 있죠. 한: 큰 그림에서 반도체 공정의 미세화나 진보 이런 것들이 이제 바뀌어가고 있다라는 점에 대해서 교수님이 말씀해주셨는데. 교수님이 과거에 디일렉 채널에 출연하셔서 설명해주신 영상을 위에 띄워드릴 테니까 같이 참고해서 보시면 큰 그림에서 기술이 어떤 방향으로 흘러가는지 알 수 있을 것 같습니다. 교수님 오늘 말씀 고맙습니다. 급하게 모셨는데 고맙습니다. 다음에 또 부탁드리겠습니다. 최: 감사합니다.