글로벌 반도체 설계자동화(EDA) 툴·설계자산(IP) 기업 시높시스는 그랜드 하얏트 서울 호텔에서 진행된 PCI-SIG Developers Conferences 2022에서 PCIe 6.0 IP를 이용한 다양한 하드웨어 데모를 선보였다고 26일 밝혔다.
PCI Express는 컴퓨터 메인보드에 그래픽카드, 네트워크카드 등 각종 확장카드를 사용하기 위해 만들어진 규격이다. 최근에는 차량이나 인공지능 관련 제품 등 다양한 어플리케이션에서 PCI Express를 적용하면서 Chip-to-Chip 뿐만 아니라 Inside the Box 연결에서 사실상의 업계 표준으로 자리잡고 있다.
PCI Express의 가장 최신 버전인 PCIe 6.0은 기존 PCIe 5.0에 이은 차세대 규격으로 기존 대비 2배 더 빠른 64GT/s 의 대역폭을 제공하며 새로운 PAM-4 signaling의 도입으로 인해 어느때 보다도 하드웨어 검증이 중요해진 규격이다.
이번 행사에서 시높시스가 선보인 PCIe 6.0 PHY board 데모는 5nm 기반의 PCIe 6.0 PHY IP테스트칩이 사용 되었다. 약 33dB의 채널을 묘사하는 board와 자동화된 GUI 환경으로 구현된 데모에서는 다양한 pattern과 equalization 설정에서도 매우 낮은 bit error rate를 실시간으로 확인 할 수 있었다. 컨퍼런스 참석자들로 하여금 직접 설정값을 바꾸어 가면서 GUI에 실시간으로 업데이트 되는 다양한 측정 값들을 확인할 수 있게 제공한 부분은 성능에 대한 자신감을 보여주었으며 많은 사람들로부터 호평을 받았다.
또한 업계최초로 공개되었던 PCIe 6.0 End-to-End 데모에서는 시높시스의 HAPS-100 FPGA 플랫폼과 PCIe 6.0 Controller/PHY IP를 활용하여 Host와 Device system을 구축하였으며 이를 통해 system level에서의 link up 이 문제없이 수행됨을 보여주었다. 뿐만 아니라 IP Voyager라는 자동화된 GUI 환경을 통해 link up 단계에서의 LTSSM trace를 제공하여 참석자들이 각 단계별로 상세한 데이터를 확인할 수 있게 하였으며 실제 메모리 read/write 동작에서 얻어지는 throughput도 실시간으로 보여주었다.
시높시스는 "자체 검증 뿐만 아니라 계측장비, 컨넥터 등 다양한 ecosystem 파트너사와의 협업을 이거가고 있다"면서 "업계 최고 수준으로 검증된 솔루션을 제공함으로 고객의 리스크를 최소화 하면서도 새로운 표준으로의 빠른 전환을 도우는데 힘쓸 것이다"고 밝혔다.
