UPDATED. 2025-11-22 13:57 (금)
HBM 적층경쟁...삼성·SK "12단까지는 TC·MR본딩,이후 하이브리드본딩 적용"
HBM 적층경쟁...삼성·SK "12단까지는 TC·MR본딩,이후 하이브리드본딩 적용"
  • 노태민 기자
  • 승인 2023.09.11 17:59
  • 댓글 0
이 기사를 공유합니다

삼성전자, SK하이닉스 HBM 12단까지 TC·MR본딩 적용
12단 적층 시 워피지, 접합부 높이 등 개선 필요
하이브리드 본딩 적용 시점에 대해서는 언급 피해
생성형 AI(인공지능) 확산과 맞물려 고대역폭메모리(HBM) 수요가 폭증하는 가운데, 메모리 업계에서 적층 경쟁이 치열하다. HBM은 더 높이 쌓아 올릴수록 더 많은 데이터 처리가 가능하다. 현재 HBM 주력은 8단이다. 다음 세대인 12단 HBM도 조만간 양산에 들어갈 전망이다.  HBM 적층을 위해 현재 쓰이고 있는 공정기술은 Thermal Compression(TC) 본딩과 Mass Reflow(MR)다. 업계에선 12단부터는 차세대 패키징 기술인 하이브리드 본딩이 본격적으로 도입될 것으로 예상해왔다. 발열, 패키지 높이 등 한계가 있기 때문이다. 하지만 최근 주요 업체들이 어려울 것으로 예상되던 접합부 열성능 개선에 성공하면서 TC 본딩과 MR 공정이 12단까지는 사용될 것으로 알려지고 있다. 11일 업계에 따르면 삼성전자와 SK하이닉스는 HBM 적층방식과 관련해 12단까지 각각 TC 본딩과 MR을 사용할 것으로 보인다. 이는 HBM 12단부터 적용될 것이라고 예상되던 하이브리드 본딩은 차세대 12단 제품 혹은 16단 제품부터 적용된다는 것을 의미한다. 하이브리드 본딩은 범프와 솔더볼이 아닌 구리(Cu)-Cu를 통해 다이를 부착하는 기술이다. 기존 솔더볼 대비 IO(입출력)을 대폭 늘릴 수 있다. 하이브리드 본딩 적용 시 1㎟ 면적에 1만~10만개의 비아 연결이 가능한 것으로 알려졌다.
HBM 적층 구조 및 HBM 열 저항 소자 확대 이미지. <이미지=삼성전자>
TC 본딩과 MR이 12단에도 쓰일 가능성은 주요 업체들이 기술컨퍼런스 등에서 밝힌 내용이다.  삼성전자는 지난 6월 개최된 '2023 전자부품 기술 컨퍼런스(2023ECTC)'에서 12단 이상 HBM 관련 논문을 발표했다. 삼성전자는 논문에서 HBM 고단 적층을 위해 열성능 개선이 필수적이라고 설명했다. 삼성전자는 접합부 열 성능 개선을 위해서는 크게 세 가지 방법이 있다고 소개했다. 첫 번째는 접합부 금속의 밀도 증가다. 금속의 열 전도율이 유전체 대비 2배 이상 높아 열 성능 개선에 유효하다는 것이다.  두 번째와 세 번째 방법은 유전체 열전도율 증가, 접합부 두께 축소다. 두 방법은 반비례 관계다. 유전체 열전도율을 높이기 위해서는 알루미나(Al2O3)와 같은 금속성 필러가 필요한데, 금속성 필러 적용 시 두께 축소가 어렵다는 단점이 있다. 삼성전자는 접합부 두께 50% 축소를 통해 37%에 달하는 열저항 감소를 얻었다고 전했다. 반면, 유전체 열전도율 2배 증가를 통해 얻은 열저항 감소 효과는 6%에 불과하다.
SK하이닉스도 12단 HBM에 MR을 적용할 것으로 보인다. 문기일 SK하이닉스 부사장은 지난달 18일 SK하이닉스 뉴스룸을 통해 "12단 적층 HBM의 다음 제품인 고용량, 고적층 HBM에 하이브리드 본딩을 적용할 계획으로 기술을 개발하고 있다"고 말했다.  삼성전자와 SK하이닉스는 각각 TC-Non Conductive Film(NCF)와 MR-Molded Underfill(MUF) 방식을 통해 HBM을 생산하고 있다. TC-NCF 방식은 NCF라는 절연 필름을 칩 사이에 넣은 뒤, 열과 압력을 가해 부착한다. NCF 필름이 접착제 겸 유전체로 사용된다. SK하이닉스는 MR-MUF를 통해 HBM을 생산 중이다. MR-MUF는 반도체 칩을 모두 적층한 뒤, 액체 형태의 MUF를 주입한다. MUF 주입 후에는 MR을 통해 MUF를 굳히고, 칩을 자기 정렬 시킨다. MUF도 접착제 및 유전체로 쓰인다. 
고단 적층 시 워피지 등 문제가 발생한다. <이미지=SK하이닉스>
다만, HBM 12단 이상 양산을 위해서는 워피지와 HBM 높이 등이 해결 과제다. HBM 적층에 사용되는 칩은 매우 얇아 양산 중 워피지 등의 문제가 발생할 수 있다. 삼성전자는 HBM 워피지 문제를 해결하는 데 TC 본딩 방식이 강점을 가지고 있다고 설명했다. HBM의 높이를 줄여야 하는 이유는 HBM 패키지 실장을 위해서다. 제한된 패키지 내 실장을 위해서는 칩 두께 가공, 카파 필러 범프 축소 등이 필요한데, 칩 두께 가공은 한계에 처한 상황으로 카파 필러 범프 피치 축소 혹은 제거가 필요하다. 현재 카파 필러 범프 피치는 50μm 수준이다. 두 기업은 하이브리드 본딩의 구체적인 적용 시점에 대해서는 언급을 피했다. 반도체 소자 업계관계자는 "HBM 적층뿐 아니라 3D 스태킹 영역 등에서 하이브리드 본딩에 대한 연구가 이뤄지고 있다"며 "하이브리드 본딩 적용 시 IO를 극대화할 수 있는 만큼, 고성능 HBM 제품에는 예상보다 빠르게 적용될 수 있다"고 전했다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》


관련기사

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강남구 논현로 515 (아승빌딩) 4F
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2019-10-15
  • 발행일 : 2019-10-15
  • 발행인 : 한주엽
  • 편집인 : 장지영
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2024 전자부품 전문 미디어 디일렉. All rights reserved. mail to [email protected]