UPDATED. 2024-09-24 18:29 (화)
퀄리타스반도체, UCIe 5nm PHY IP 개발 중
퀄리타스반도체, UCIe 5nm PHY IP 개발 중
  • 노태민 기자
  • 승인 2024.04.30 10:07
  • 댓글 0
이 기사를 공유합니다

향후 UCIe 3nm PHY IP도 개발 예정
김두호 퀄리타스반도체 대표가 UCIe 관련 IP 개발 현황에 대해 설명하고 있다. <사진=노태민 기자>
반도체 설계자산(IP) 전문기업 퀄리타스반도체가 디스플레이 IP와 MIPI(Mobile Industry Processor Interface) IP에 편중된 매출 구조를 탈피하기 위해 UCIe(Universal Chiplet Interconnect express) PHY IP를 개발 중이다.  김두호 퀄리타스반도체 대표는 지난 24일 서울 코엑스에서 《디일렉》 주최로 열린 '2024 어드밴스드 반도체 패키지 혁신기술 콘퍼런스'에서 "UCIe 5nm PHY IP를 개발하고 있다"며 "이후 4nm와 3nm 공정으로 확산해 나갈 계획"이라고 설명했다. UCIe는 2022년 출범한 칩렛 컨소시엄이다. 칩렛 기술의 연결 표준화를 위해 설립됐다. PCIe, USB, NVMe 등과 같은 연결 규격화와 유사한 개념이다. 컨소시엄에는 삼성전자, SK하이닉스, 인텔, TSMC,  AMD, Arm, 퀄컴, ASE 등 반도체 회사와 구글 클라우드, 메타, 마이크로소프트(MS) 등 IT 기업들이 참여 120여 개 기업이 참여 중이다. 칩렛은 모놀리식 다이가 아닌 여러 개의 다이들을 연결해 하나의 반도체로 만드는 방식이다. 최근 초미세공정에서의 기술적 한계를 극복하기 위해 논의되고 있는 기술이다. 칩렛 적용 시 반도체 생산 비용 절감, 수율 상승 등이 가능하다는 장점도 있다. 최근 발표된 엔비디아의 인공지능(AI) 반도체 B200, 인텔의 모바일용 CPU 메테오레이크가 칩렛이 적용된 대표적인 반도체다. 퀄리타스반도체가 칩렛 인터페이스 IP 개발을 시작한 것은 지난해 5월부터다. 회사는 지난해 5월 과기정통부가 주관하는 'AI 및 자동차 시스템온칩(SoC)용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제' 주관연구개발기관으로 선정됐다. 하나마이크론, 오픈엣지테크놀로지, 한국기계연구원, 연세대 산학협력단이 공동연구개발기관으로 참여 중이다. 김 대표는 "오픈엣지테크놀로지에서 컨트롤러 IP를 개발하고, 퀄리타스반도체에선 PHY IP, 하나마이크론에선 패키징 기술을 담당하는 형태"라며 "빠른 시점에 상용화할 수 있도록 준비해 나가겠다"고 말했다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 서울특별시 강남구 논현로 515 (아승빌딩) 4F
  • 대표전화 : 02-2658-4707
  • 팩스 : 02-2659-4707
  • 청소년보호책임자 : 이수환
  • 법인명 : 주식회사 디일렉
  • 대표자 : 한주엽
  • 제호 : 디일렉
  • 등록번호 : 서울, 아05435
  • 사업자등록번호 : 327-86-01136
  • 등록일 : 2018-10-15
  • 발행일 : 2018-10-15
  • 발행인 : 한주엽
  • 편집인 : 장지영
  • 전자부품 전문 미디어 디일렉 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2024 전자부품 전문 미디어 디일렉. All rights reserved. mail to [email protected]