HBM4 16단에 기존 공정 적용시 코어다이 25μm ↓로 낮춰야
16단 제품 MR-MUF 공정 진행할 경우 휨 현상 심화 예상
하이브리드본딩 적용 위해서는 칩 간 얼라인 해결 필요
삼성전자의 12단 HBM3E. <이미지=삼성전자>
삼성전자, SK하이닉스 등이 고대역폭메모리(HBM)3E 양산에 나선 가운데, 다음 세대 제품인 HBM4에 하이브리드 본딩이 적용될지에 업계의 관심이 쏠리고 있다. 하이브리드 본딩은 차세대 본딩 기술 중 하나로, 칩 사이를 갭 없이 적층할 수 있다는 장점이 있다. HBM4 16단 제품부터는 제한된 폼팩터(775μm) 안에 17개(로직 다이 1개, 코어 다이 16개) 반도체를 쌓아야 하는 만큼, 칩 사이의 갭을 줄이거나 칩을 얇게 만드는 등 공정기술이 필요하다.
15일 업계에 따르면 삼성전자와 SK하이닉스는 HBM4 16단 제품 개발에 투 트랙 전략을 가동한다. 양사 모두 기존 방식(TC-NCF, MR-MUF)과 하이브리드 본딩을 통해 제품을 개발한 뒤, 양산성, 수율, 비용 등을 종합적으로 평가해 양산에 적용하겠다는 방침이다.
하이브리드 본딩은 별도의 접착 필름 없이 각 칩의 유전체(SiO2)와 금속 표면(Cu)을 접합하는 기술이다.
메모리 기업들이 HBM에 하이브리드 본딩 적용을 검토 중인 이유는 크게 두 가지다. 첫 번째는 제한된 폼팩터다. 16단 HBM 제품의 경우 제한된 폼팩터 안에 로직 다이 1개와 코어 다이(D램) 16개를 쌓야야 한다. 삼성전자와 SK하이닉스가 열압착(TC)-비전도성접착필름(NCF)이나 매스리플로우(MR)-몰디드언더필(MUF) 방식을 고수할 경우, 17개의 반도체와 이를 접합하기 위한 16개의 갭이 발생할 수밖에 없다는 얘기다.
HBM 단수가 높아짐에 따라 칩의 두께는 점점 얇아지고 있다. <자료=SK하이닉스>
또 775마이크로미터(μm) 안에 17개의 다이를 넣기 위해서는 12단 제품 대비 코어 다이를 더욱 얇게 만들어야 하고, 칩 간 갭을 줄여야 한다. 현재, 양산되고 있는 8단 제품과 12단 제품 코어 다이의 두께는 각각 55μm, 32.5μm 수준이다. 16단 제품에 기존 적층 방식을 적용한다면, 코어 다이를 25μm 이하로 가공해야 할 것으로 예상된다.
코어 다이가 얇아짐에 따라, MR-MUF 공정을 통해 적층하면, 웨이퍼 휨(Warpage) 이슈는 더욱 심화될 수밖에 없다. 웨이퍼 휨 현상은 웨이퍼 위 재료 간의 열팽창계수 차이 때문에 발생한다. SK하이닉스가 삼성전자 대비 웨이퍼 이슈가 많은 것은 MR-MUF 공정 때문이다. 삼성전자는 코어 다이를 올린 뒤 열과 압력을 가하는 방식으로 칩을 쌓고 있어, 휨 이슈에 상대적으로 유리하다. 반면, SK하이닉스는 범프에 플럭스를 도포한 뒤, 칩을 쌓고 리플로우 공정을 진행한다. 리플로우는 일종의 오븐으로 열풍을 가해 범프를 용해시키는데, 이 과정에서 웨이퍼 휨 현상이 발생한다.
두 번째는 이유는 방열이다. 코어 다이의 적층이 늘어남에 따라 HBM의 발열 제어는 더욱 어려워지고 있다. 업계에서는 현재 양사가 서멀 더미 범프와 MUF 등을 이용해 HBM 발열 제어를 하고 있지만, 16단 제품부터는 한계에 다다를 것이라고 보고 있다. 양사는 현재 방열을 위해 4000개 수준의 더미 범프를 적용 중이다.
업계에서는 이를 해결하기 위한 근본적인 기술로 하이브리드 본딩을 꼽고 있다. 16단 제품 양산에 하이브리드 본딩을 적용하면 코어 다이를 12단 제품(32.5μm) 이상 두께로 가공할 수 있으며, 발열 제어도 수월하다. 다만, 칩 간 얼라인(Align) 등은 과제다. 하이브리드 본딩은 범프 리스 공정이기 때문에 실리콘 관통전극(TSV) 간 정밀한 접합이 필요하다.
한편, 삼성전자는 지난 3월 하이브리드 본딩 기술을 적용한 HBM3 16단 제품을 만들었으며, 정상작동하는 것을 확인했다고 밝혔다.
삼성전자가 최근 하이브리드 본딩 기술을 적용해 16단 HBM 샘플(우측)을 제조했다. <사진=노태민 기자>
디일렉=노태민 기자 [email protected] 《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》
◈ 디일렉 『2024 어드밴스드 반도체 패키지 혁신기술 콘퍼런스』
□ 행사 개요
◦ 행사명 : 2024 어드밴스드 반도체 패키지 혁신기술 콘퍼런스
◦ 일 시 : 2024년 04월 24일(수) 10:00 ~17:00
◦ 장 소 : 코엑스 콘퍼런스룸 307호
◦ 주최/주관: 디일렉, 와이일렉
◦ 규 모 : 선착순 150명
◦ 참가 비용 : 440,000원(VAT 포함)
◦ 등록마감 : 2024년 4월 23일(화) 18시(조기마감시 현장등록 불가)
◦ 행사문의 : 디일렉 김상수 국장 [email protected] / 010-5278-5958
