"유리 기판이 상용화되면 가장 위협받는 곳은 TSMC의 2.5D 패키징 칩온웨이퍼온서브스트레이트(CoWoS) 등 어드밴스드 패키징 기술이 될 것이다".  이용원 조지아텍 교수는 11일 서울 코엑스에서 열린 '반도체 유리기판 서플라이체인 & 기술 콘퍼런스'에서 향후 패키징 산업 변화에 대해 이같이 밝혔다. 이 교수는 이날 행사에서 '차세대 반도체 유리기판 패키징 기술 동향과 과제'를 주제로 발표했다. CoWoS는 TSMC의 2.5D 패키지 기술이다. 인터포저 위에 반도체 다이(CPU, GPU, I/O, HBM 등)를 수평 배치하는 기술이다. CoWoS 기술로 만들어진 대표적인 반도체는 엔비디아 A100, H100, 인텔 가우디 등이 있다. 유리 기판은 기존 플립칩-볼그리드어레이(FC-BGA) 등 패키지 기판을 대체할 것으로 예상되는 차세대 기판이다. 기판 뼈대인 코어를 플라스틱(레진)에서 유리 재질로 바꿔 계면 박리, 인터커넥트·다이 균열에 유리하다. 업계에서는 100x100mm 이상 사이즈의 패키지 기판 양산도 가능할 것으로 보고 있다. 이 교수는 "유리 기판의 타겟 시장은 명확하다"며 "향후 하이엔드 시장의 AI용 반도체와 서버용 반도체에서 사용될 것"이라고 예상했다. 현재 유리 기판 상용화를 추진 중인 기업은 인텔, 앱솔릭스, 삼성전기, 다이니폰프린팅(DNP), 이비덴 등이 있다. 업계에서는 이중 앱솔릭스가 가장 상용화에 앞서있는 것으로 평가하고 있다. 앱솔릭스는 SKC와 어플라이드머티어리얼즈(어플라이드)의 합작사다. 최근 조지아주에 코빙턴 유리기판 공장을 완공하고 시운전에 착수했다. 양산은 내년 상반기로 예정돼 있다. 이 교수는 "유리 기판은 CoWoS와 달리 인터포저 없이 시스템온칩(SoC)과 고대역폭메모리(HBM)를 탑재할 수 있다"고 강조했다. 유리 기판에 칩을 실장하면, CoWoS와 비교해 칩 실장 수를 늘릴 수 있고, 낮은 높이로 칩을 만들 수 있다는 얘기다. 조지아텍은 최근 ECTC에서 유리 기판에 60개 칩(xPU 6개, HBM 54개)을 실장한 연구 결과를 발표하기도 했다. TSMC가 같은 학회에서 공개한 CoWoS-R과 비교해 칩 탑재량이 3.7배 늘었다. 이 교수는 "유리 기판은 칩렛 피치와 크기에서 상대적으로 자유롭기 때문에, 칩 실장을 늘릴 수 있다"고 설명했다. 유리 기판을 사용하면 팹 부하도 낮출 수 있다. 현재 TSMC, 삼성전자 등 기업들은 인터포저를 12인치 팹에서 생산 중이다. 반도체 기업 입장에서는 이 웨이퍼를 인터포저가 아닌 반도체 양산에 사용하면 더 높은 부가가치를 창출할 수 있다. 중국 기업의 유리 기판 시장 진출을 경계해야 한다는 의견도 제시했다. 이 교수는 "아직까지는 중국 기업의 움직임은 관측되지 않는다"며 "다만 이러한 상황이 조만간 변할 것이라 예상되는데, 중국을 비롯한 다른 국가에서 시장에 진입하면, 국내 기업의 경쟁력이 떨어질 수 밖에 없다"고 전망했다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》