인터포저 기술이 AI 반도체 패키징의 핵심요소로 부상하면서 시장 규모도 빠른 속도로 증가하고 있다. 2023년 기준 인터포저 시장 규모는 약 218백만달러였으며, 2030년까지 약 790.2백만 달러에 이를 것으로 예상된다. 연평균 성장률(CAGR)이 약 21%에 달한다. 현재 실리콘 인터포저가 대세인 가운데 유리나 유기물 같은 소재의 다양화, 미세 공정, 열 관리, 하이브리드 본딩, 시스템 통합 등의 다양한 기술에 대한 연구가 활발하다.

인터포저란 반도체 패키징 기술의 한 부분으로 다양한 반도체 다이를 효과적으로 연결하는 역할을 한다. AI 반도체와 같이 고성능 반도체에서 로직 다이와 고대역폭 메모리(HBM) 등을 연결하는 데 사용되는 핵심 요소다.

한양대학교 김학성 교수는 “실리콘 인터포저는 레거시 공정을 할 수 있는 파운드리 회사는 다 할 수 있는데 실리콘 인터포저를 직접 설계하고 만들 수 있는 삼성전자가 시기의 문제일 뿐 수혜의 대상이 될 것”이라고 전망했다.

또 김교수는 “실리콘 인터포저의 사이즈가 렉티클 사이즈의 3.3배에서 8x까지 지속적으로 커지는 추세이지만, 가격이나 사이즈 등의 문제로 실리콘으로는 한계가 있을 것”이라며, “이를 타개하기 위한 다양한 기술적 도전이 이루어지고 있다”고 설명했다.

 

 

 

 

 

 

 

 

-오늘은 한양대 김학성 교수님과 반도체 패키지, 그 가운데에서도 인터포저에 관한 이야기를 나눠본다. 인터포저가 무엇인가?

일반적으로 반도체 칩은 PCB 위에 실장이 됐었는데 아무리 잘 만들어도 10마이크로 수준의 배선이 한계였다. 그런데 실리콘 위에서 배선을 만들면 나노미터 단위로 만들 수 있기 때문에 아주 빨리 소통할 수 있다. 그래서 PCB 위에 촘촘히 배선을 깐 실리콘을 얹고 그 위에 칩들을 연결한다는 개념인데 그 실리콘이 인터포저다. 다시 말해서, 다이와 기판 사이에 위치하여 다이 간의 연결을 가능하게 함으로써 다이 패키징과 칩 간 통신에 중요한 역할을 한다.

-언제 개발된 기술인가?

한 80년대에 나온 개념이다. ATNT나 IBM에서 컨셉을 얘기했는데 성능은 좋으나 실리콘 가격이 너무 비싸기 때문에 시장에 나오지 못했다. 2010년 경 TSMC에서 코어스 패키지로 선보이면서 시작되었다고 보면 되겠다.

-실리콘 인터포저는 칩과 다이간의 전기적인 신호 절달을 효율적으로 하기 위해 쓰는 것이데 실리콘으로 하면 너무 비싼 제품 아닌가? 그런데도 필요하다?

매우 비싼 제품이다. PCB 기판과 비교하면 20배도 넘을 것 같다. 그런데도 실리콘 인터포저가 있어야 NVIDIA의 H100, H200 이런 제품이 잘 돌아갈 수 있다.

-2023년에 나온 3.3x 렉티클 슈퍼 패리어 인터포저의 경우, 렉티클 사이즈의 3.3배면 300mm 웨이퍼 한 장에서 인터포저가 몇 개나 나오나?

12인치 웨이퍼에서 16개가 나온다. 실리콘 인터포저를 대면적화하기 위해 하나의 렉티클을 쓰는 것이 아니라 다른 렉티클을 같이 사용해서 렉티클 사이즈의 한계를 극복하는 렉티클 스티칭이라는 기술을 쓴다. 그렇게 해서 렉티클 사이즈의 2배, 3배 크기를 만들 수 있는 것이다. 이론적으로는 16개가 나와야 하지만 수율 등을 감안하면 10개 정도 나온다고 봐야 한다.

    스티칭(Reticle Stitching) : 반도체 제조 공정에서 단일 (Reticle)로는 커버할 수 없는 대형 집적 회로(IC)를 제조할 때 사용하는 기술. 이 기술을 통해 여러 개의 이미지를 하나로 결합하여 더 큰 다이를 만들 수 있다.

-2026년에는 5.5x 렉티클 슈퍼 캐리어 인터포저가 출시 예정인데, 그러면 웨이퍼 한 장에서 인터포저가 몇 개 나온다는 얘기인가?

사이즈가 커지는 만큼 한 장에서 3~4개밖에 안나온다.

-NVIDIA가 팔고 싶은 만큼 못 파는 데에는 코어스 그 자체의 캐파 부족도 있지만, 인터포저의 병목도 한 이유가 아닌가?

코어스 패키지를 만드는 것이 TSMC인데 인터포저 생산량을 맞추지 못하는 상황이라 다른 파운더리 업체와 협업을 제안한 상황이다. 사실 웨이퍼를 GPU도 만드는 데도 써야 하고 로직 만드는 데도 써야 -인터포저의 크기가 3.3x, 5.5x, 2027년에는 8x까지 커진다는 전망인데 투자도 투자지만, 그래서 유리기판에 대한 검토도 되고 있는 것 같다. 그런데 인터포저의 사용량이 점점 많아지고 면적도 더 커지면 MVDIA 입장에서는 삼성전자 제품을 쓸 수밖에 없지 않은가?

많은 전문가들이 그렇게 예상을 하고 있다.

-인터포저를 할 수 있는 업체가 또 어디가 있나?

레거시 공정을 할 수 있는 파운더리 회사는 다 할 수 있는데 결국 4~5개 회사로 좁혀진다. TSMC, 삼성, 인텔, UMC 정도가 실리콘 인터포저를 직접 설계하고 만들 수 있는 회사이고 삼성전자가 생산 캐파도 상당히 크고 준비도 많이 해놓은 것 같다.

-2026년에 HBM 12개가 들어가는 보드가 얘기되고 있지만, 2027년에는 8x 렉티컬 인터포즈로 가면서 HBM도 더 많이 붙게 된다는 것이다. 웨이퍼 한 장에서 인터포저 한 개 나오는데 이렇게 할 것이냐에 대해 어떻게 생각하는가?

아마도 그렇게는 하지 않을 것 같다. 그래서 TSMC에서 지금 거론되고 있는 CoWoS(Chip-on-Wafer-on-Substrate)-L이라는 기술이 각광 받고 있다. CoWoS-L에서 L은 로컬을 뜻하는 것으로 로컬 실리콘 브릿지를 중간중간에 심어서 칩들을 연결하는 방식인데 이렇게 하면 실리콘 인터포저를 계속 크게 만들 필요가 없어진다.

이와 비슷한 콘셉트로 인텔에서 개발한 기술인데 임베디드 멀티 다이 인터커넥트 브릿지(EMIB, Embedded Multi-Die Interconnect Bridge)라는 것이 있다. 이미 상용화가 돼서 제품이 나가고 있는데 PCB 속에 실리콘 인터포저 조각을 심는 것이다. 삼성전자에서는 아이큐브 엘이라고 로컬 실리콘 인터포저를 필요한 부분에만 올리는 제품을 보유하고 있다. 인터포저를 더 크게 못하는 상황이 올 것이 자명하기 때문에 이런 기술을 전략적으로 갖고 있어야 한다.

-HBM과 인터포저를 만들 수 있고 또 GPU를 받아서 2.5d 패키징을 해줄 수 있는 역량을 가진 회사가 TSMC 외에는 삼성전자밖에 없는 것 아닌가?

그래서 작년 하반기에 삼성에서 턴키 솔루션이라고 발표한 바 있다. 물론 어려운 부분도 있지만, 삼성의 실력과 노하우라면 잘 타개해 나갈 것으로 기대한다.

-ECTC에 다녀왔는가? 어떤 행사인가?

IEEE(Institute of Electrical and Electronics Engineers)가 주관하는 ECTC(Electronic Components and Technology Conference)는 주로 반도체 패키징 분야에 특화된 학회다.이번에는 미국 콜로라도 덴버에서 개최되었고 학생들과 함께 다녀왔다.

-어떤 발표들이 있었나?

실리콘 인터포저 위에 칩을 어떻게 배치해야 열이 덜 나는가 하는 연구, 실리콘 인터포저, 로컬 실리콘 인터포저, 오가닉 인터포저 등 3가지 인터포저에 대한 발표가 많았다. 독일의 브라운호퍼 연구소에서도 패널 레벨 패키지에 대한 발표가 있었다. 결국 열 관리와 제조 시의 오피지 관리가 주요 주제였다. 하이브리드 본딩에 대한 발표도 많았고 특히 이미지 센서 분야에서는 삼성과 소니가 약속이나 한 듯이 거의 동일한 스펙으로 발표한 걸 보면서 신기하다는 생각을 했다.

하이브리드 본딩 관련해서는 일반적인 SiO₂ 대신 SiCN을 다이렉트릭 레이어로 사용하여 접착성을 높이고 낮은 온도에서 본딩할 수 있는 기술에 대한 발표가 있었다.

또 일본 업체들은 오가닉 인터포저와 관련해서 PID 기술에 대한 발표도 많이 했다. 일본 업체들은 중요한 성분에 대해선 알려주진 않았지만, 기존 소재보다 일렉트로 마이그레이션이 우수하다는 점을 강조했다. 소재를 만드는 회사가 애플리케이션이 무궁무진하다는 생각을 했다.

-AI 붐도 일고 있고 패키징 쪽에 이슈가 많은데 정부 과제도 많이 나오고 있나?

지난 해 하이브리드 본더를 구입하는 과제가 있었는데, 한양대 안진호 교수가 주도한 10년 동안 연 50억 원씩 지원되는 프로그램이었다. 최근에는 산업부 주관 반도체 특성화 대학원 프로그램이 있었는데 연 30억 원씩 5년간 지원하는 프로그램으로 한양대에서 진행하게 되었다.

-구체적으로 어떤 프로그램인가?

연간 70명씩 대학원생을 뽑아 교육하고 취업시키는 프로그램이다. 올해는 반학기이기 때문에 40명을 뽑을 계획이다. 지원금의 대부분이 학생들 장학금으로 주어진다.

-어떤 곳으로 취업시키는가?

주로 패키징 회사이고 소재 회사나 장비 회사 등 다양한 분야로 인력을 보내려고 한다. 한양대는 패키징 특화로 선정된 유일한 대학이고, 이번에 포항공대와 경북대는 전공정 쪽으로 선정되었다.

-앞으로의 연구 방향은 어떻게 계획하고 있는가?

한양대 내에서 인터포저를 만들어보려고 한다.

-인터포저를 만들려면 전공정이 있어야 하지 않나?

작년에 IRC를 통해 팹을 마련했는데 40나노 공정은 어렵고 100나노 정도 시도해보려고 한다. 그리고 CMP 장비도 구매했고 하이브리드 본더도 들여올 예정이다. 플라스마 장비는 학내에 충분히 확보되어 있다.

현재 IRC는 3개의 세부 연구로 나뉘어 있으며, 우리는 패키징 분야를 맡고 있다. 각 세부 연구 과제로는 인터커텍션 설계, 소재 연구, RLD 연구, 그리고 공정 연구로 이루어져 있다. 그리고 연구의 캐치프레이즈 같은 것이 있는데 우리는 ‘피치리스 인터커넥션’ 기술이라 칭하고 있다.

-피치리스 인터커넥션은 어떤 것인가?

본딩 패드 간의 피치가 지금 90나노 100나노 이렇게 나오는데 다 붙여보겠다, 즉 각자 신호는 다 가져가면서 인터커넥션의 개수를 무한대로 늘리겠다는 개념이다. 옵티컬 인터커넥션을 비롯해서 여러 가지 가능성을 열어놓고 고민하고 있다.

대담 : 한주엽 전문기자
정리 : 손영준 에디터
촬영 편집 : 김종석 PD