램리서치가 웨이퍼 가장자리(엣지) 부분 수율을 개선하는 솔루션을 추가했다고 4일 밝혔다.  
 
칩 업체는 웨이퍼 전체 표면에 집적회로를 구축하길 원한다. 하지만 화학적, 물리적 불연속성을 제어하기 어려워 웨이퍼 엣지 부분에서 수율 손실 위험이 증가한다. 

램리서치는 대량 생산에서 엣지 부분 수율을 높여주는 솔루션인 '커버스' 에칭 제품과 '코로너스' 플라즈마 베벨 클린 시스템을 제공한다. 베벨은 웨이퍼 외곽 둘레 부분을 말한다. 이 솔루션은 고급 파운드리, 로직, D램, 낸드 등에 사용할 수 있다. 

코버스는 에칭 과정에서 엣지 영역 불연속성을 제어한다. 다이(Die) 수율을 최대한으로 높이기 위한 조건을 만들어준다. 에칭 속도와 이온 각도를 조정할 수 있다. 예를 들어 웨이퍼 나머지 부분 에칭 속도에 비해 에지에서 더 빠르거나 느리도록 조정할 수 있다.

코로너스는 베벨 부분 폴리머 잔류물과 거친 표면 결함을 제거한다. 식각 공정에서 베벨 보호층을 증착해 손상을 줄여준다. 

바히드 바헤디 램리서치 부사장은 "웨이퍼 엣지 부분 수율을 높이는 것은 고급 노드 비용을 절감하는 중요한 요소"라며, "웨이퍼 엣지에서 발생하는 기술 난관을 파악하고 해결할 수 있는 솔루션을 추가했다"고 말했다.

전동엽 기자 다른기사 보기