글로벌 반도체 업계에서 3nm에 이어 2nm 주도권을 쥐기 위한 물밑 경쟁이 본격화하고 있다. 영국 파이낸셜타임스(FT)는 11일(현지시간) "반도체 업계 거인(giant)들이 차세대 공정 경젱을 시작했다"고 보도했다. TSMC가 한 발 앞서나가는 가운데 삼성전자와 인텔이 2nm 공정으로 격차 축소에 나섰다는 분석이다. 2nm 본격 양산의 시기는 2025년이다. 차세대 미세공정 경쟁이 다시금 달아오르면서, High-NA EUV(극자외선) 생태계 구축도 빨라질 것으로 예상된다. 2nm이하 구현을 위해서는 High-NA EUV 장비 도입이 필수적이기 때문이다. 업계에선 블랭크마스크, 펠리클, 포토레지스트(PR) 등 소재·부품 분야에서도 High-NA EUV 시대에 맞춘 기술개발이 급가속을 탈 것으로 전망한다.  12일 서울 강남구 포스코타워 역삼 이벤트홀에서 열린 '리소그래피&패터닝 테크 콘퍼런스 2023'에서 업계 전문가들도 이같은 전망을 내놨다. 이번 컨퍼런스는 디일렉, 와이일렉, 한양대학교 EUV-IUCC, 한양대학교 LINC, 한국반도체연구조합이 주최·주관했다. 이날 컨퍼런스에서는 리소그래피 전문가 오혜근 한양대학교 교수를 필두로 김상욱 카이스트 교수, 성명모 한양대학교 교수 등 학계 전문가와 ASML, 어플라이드머티어리얼즈(어플라이드), 시높시스 등 기업이 참여해 연구 동향을 공유했다. 또 에스앤에스텍, 파크시스템스, 에프에스티, 이솔 등 국내 주요 소재·부품·장비 기업도 참석했다. High-NA EUV 장비는 ASML의 차세대 노광 장비로 2nm 이하 초미세공정에 필수적인 장비다. 기존 EUV 장비 대비 NA를 0.33에서 0.55로 늘린 것이 특징이다. NA 확대를 통해 더 미세한 회로를 그릴 수 있다. 최근 주요 반도체 기업들이 이 장비 도입을 서두르는 추세다.  다만, 장비 도입과 동시에 선결과제도 많다. 업계에서 꼽은 High-NA EUV 공정 상용화를 위한 선결 과제는 ▲마스크 ▲펠리클 ▲PR ▲EUV 소스 파워 개선 등이 있다. 오혜근 한양대학교 교수는 "이러한 과제들은 모두 EUV가 파장이 짧기 때문에 발생한 이슈들"이라며 "하이 NA EUV 도입을 위해서나 현재 EUV 공정의 쓰루풋 개선을 위해서는 소재·부품 개선이 필요하다"고 말했다. 현재 EUV용 블랭크마스크 생산 시 다양한 결함이 발생하는 문제가 발생하고 있다. 이러한 결함들이 회로 패터닝 디펙을 유발한다. 이러한 결함이 최소화된 블랭크마스크 양산이 필요하다는 얘기다. EUV용 펠리클 투과율 개선도 필요하다. 에스앤에스텍, 에프에스티 등 기업이 생산 중인 펠리클의 투과율은 90% 수준으로, 쓰루풋 개선을 위해서는 95% 이상 펠리클 적용이 필요한 상황이다. 업계에서는 이를 위해 탄소나뉴튜브(CNT)를 적용한 펠리클을 개발 중이다. PR 분야에서도 다양한 연구가 진행되고 있다. 감도를 개선한 화학증폭형레지스트(CAR)부터 인프리아, 동진쎄미켐 등이 연구 중인 금속산화물레지스트(MOR) 등이다. 마지막으로는 EUV 소스 파워 개선이 필요하다. 현재 사용되고 있는 EUV 장비의 소스파워는 250W 수준이다. 에너지 흡수 등의 이유로 웨이퍼에 최종적으로 2.5% 수준의 에너지가 도달하기 때문에 EUV 소스 파워 개선은 필수적인 상황이다. ASML은 향후 500W, 600W 수준의 소스 파워를 제공하는 장비를 개발 중인 것으로 알려졌다. 한편, ASML은 High-NA EUV 이후 장비도 준비 중이다. 개구수를 0.75로 확대한 하이퍼 NA EUV 장비다. ASML은 차차세대 장비에도 파장 변경이 아닌 개구수를 확대하는 것으로 방향을 잡은 것이다. ASML은 하이퍼 NA EUV 장비가 약 10년 후 생산될 것이라고 소개했다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》