<자막원문>
인터뷰 진행 : 한주엽 디일렉 대표
출연: 이수환 기자
-오늘 날짜가 7월 27일입니다. 한국 시각으로 오늘 새벽에 인텔이 기술 로드맵을 발표했습니다. 이수환 기자 모시고 알아보는 시간을 갖도록 하겠습니다. 안녕하십니까.
“안녕하세요. 이수환입니다.”
-오늘 발표 내용은 크게 세 가지로 요약할 수 있을 것 같습니다. 오늘 주로 제가 얘기할 거고요. 2025년 이후까지에 기술 로드맵과 신규 고객사.
“고객사 명을 잘 안 밝히는데.”
-파운드리에도 진출하겠다고 얘기를 했고. 왜냐하면 인텔 CEO도 바뀌었잖아요. 그렇다 보니까 아주 보도자료에 한두 줄 넣는 걸로 제 예상으로는 엄청나게 그 회사들과 여러 가지 얘기들이 오고 갔을 것 같은데. 어떤 신규 고객사에 대한 얘기를 했고. 그리고 두 번째는 반도체에서 기업들이 몇 나노라고 보통 얘기하지 않습니까?
“그렇죠”
-이제는 인텔은 “10나노 · 14나노 이런 식으로 얘기하지 않겠다”라고 강조를 했습니다. 그리고 신기술을 여러 가지 발표했는데. 의미 있는 건 세 가지 정도 있는 것 같아요. 그것에 대해서 얘기를 해볼게요.
“먼저 로드맵에 대해서 한번 설명을 해주시죠.”
- 로드맵 얘기하기에 앞서서 이거는 인텔이 계속 주장했던 내용이기도 하고. 학계에서도 이런 것들은 이미 나와 있는 사실이니까. 인텔의 10나노와 삼성전자, TSMC가 얘기하는 7나노가 트랜지스터의 밀도, 집적도 측면에서 인텔 10나노와 삼성전자, TSMC 7나노하고 비슷하다. 그리고 인텔 10나노와 다른 파운드리 업체들의 10나노를 비교해보면 인텔의 10나노가 훨씬 더 높다. 말하자면 TSMC와 삼성전자의 10나노 칩은 트랜지스터가 한 5,000만개 정도, 조금 넘는 수준으로 들어가 있는 반면에 인텔은 1억개가 넘는 것으로 얘기가 됐죠. 같은 10나노라도 밀도가 다르다는 것을 인텔이 계속 얘기를 했고. 과거에는 우리가 트랜지스터 구조가 소스에서 드레인으로 전류가 빠져나가는 흐름이 있잖아요?
“중간에 게이트가 그 역할을 하는 거고”
-끊었다가 막았다가 하면서 0, 1, 0, 1 하면서 연산을 하는 것인데. 옛날에는 그 게이트의 폭을 갖고 90나노, 65나노, 45나노, 32나노. 곱하기 0.7을 해서 줄여왔단 말이에요. 근데 이제 10나노대로 접어들면서, 특히 삼성전자는 14나노, TSMC는 14~16나노를 얘기할 때 인텔은 물론 22나노대부터 그렇게 했지만. 게이트의 구조가 핀펫으로 바뀌었어요.
“3차원으로 바뀐 거죠.”
-평면이었던 것이 3차원으로 바뀌면서 그걸 쟤기가 어려워졌고, 나름의 이유가 있습니다. 그 외에 예전에는 이 길이 갖고 몇 나노라고 했는데. 지금은 이 길이는 10나노가 아닌데도 10나노라고 부르고 있거든요. 그래서 소비자한테, 투자자한테 혹은 여러 이해관계자들한테 커뮤니케이션을 할 때 서로 다른 걸 보고 얘기한다라는 지적들이 있었어요. 구조가 바뀌니까 쟤기도 힘들어지고 더 좁히기가 어려워지니까 그런 식으로 마케팅 용어가 되어버렸다. ‘몇 나노’라고 얘기하는 것들이.
"이게 세트업체들을 보면 하나의 사례가 있습니다. 아이폰 같은 경우에 과거에 삼성전자는 14나노 파운드리를 썼고 TSMC는 16나노 파운드리를 썼는데. 그동안 방금 말씀하신 마케팅 용어가 많이 뇌리에 박혀 있다 보니까. 삼성전자는 14나노 AP로 만들어진 아이폰을 더 선호하는 인플루언서들의 말들이 퍼지게 돼서 좀 더 애플 입장에서는 양쪽에 AP를 최적화하는데 고생을 많이 했던 기억이 납니다.”
-줄이기가 힘들어지니까 다른 걸로 했죠. 트랜지스터를 세우거나. 지금은 앞으로 3나노로 가면 ‘GAA(Gate All Around)’ 이런 새로운 구조도 들어오지 않습니까? 옛날에 줄이면서 했다면 지금은 더 줄이기가 어려우니까 다른 영역에서 새로운 기술을 도입해서 과거와 비교해보면 한 세대 줄인 정도에 성능 향상과 밀도 향상이 있었으니까 그래도 그런 식으로 등가적 축소? 좀 어려운데. 선폭을 축소하는 것과 동등한 수준의 성능 향상이나 밀도 향상이 있었다는 의미에서 16나노, 14나노에서 10나노, 7나노 이렇게 내려오고 있는 거거든요. 인텔 입장에서 볼 때는 “트랜지스터 밀도는 우리가 훨씬 더 높고” 그게 세트에 적용돼서 누가 빠르냐 적냐는 결국에는 소프트웨어 최적화 문제도 크죠. 애플 같은 경우는 M1 칩을 내놓으면서 얼마나 빠르게 나오고 있습니까.
“본인들이 운영체제까지 직접 만드니까요.”
-직접 만드니까 엄청나게 최적화를 잘 시켜서 빠르게 가는데. 어찌 됐든 간에 인텔 입장에서는 억울하니까 “이제 나노라는 표현을 안 쓰겠다”라고 한 게 이번 발표의 로드맵 상으로는 주된 발표입니다. 내용을 보면 지금 인텔7, 인텔4, 인텔3 그다음에 인텔 20A. A는 옹스트롬(0.1나노미터)
“드디어 옹스트롬까지 나오는군요. 이게 0.1나노를 얘기하는 거 아닙니까?”
-옹스트롬까지는 그렇게 얘기를 하고 있고요. 지금 얘기하는 인텔7 같은 경우는 과거에 발표됐던 10나노의 슈퍼핀(SpuerFin). 이걸 ‘인텔7’이라고 하고 있고. 인텔4는 과거에 얘기하는 7나노를 인텔4로 하고 있고. 인텔3은 그냥 비교해보자면 삼성전자와 TSMC가 얘기하는 5~4나노 정도를 얘기하는 것 같고. 인텔 20A. 이건 2~3나노 정도를 얘기하는 것 같아요. 물론 인텔이 얘기하는 나노에 대한 기준과 삼성전자, TSMC가 얘기하는 기준은 다르지만 “이렇게 하면 훨씬 더 소통이 잘 될 거다”라고 얘기했는데. 제가 볼 때는 더 복잡해질 것 같은데.
“보통 사람들의 뇌리 속에 본능적으로 박히는 게 있습니다. 예를 들면 나노 같은 경우에 숫자가 작으면 작을수록 좋다. 그리고 보통 숫자가 크면 클수록 뭔가 커진다라는 의미를 가지고 있기 때문에. 여기 앞에 단위를 바꿔서 인식을 바꾸기까지 상당한 시간이 걸릴 수도 있을 것 같네요.”
-이게 인텔 CEO가 바뀌고 나서 이런 식으로 마케팅을 해야 되겠다, 기술 마케팅을 제대로 세게 해야 되겠다 이런 내부의 인식이 있었던 거 같습니다. 왜냐하면 동일한 10나노라고 하더라도, 물론 인텔의 10나노 양산은 삼성전자, TSMC 10나노 양산보다 훨씬 늦어지고, 7나노하고 비슷하게 가고 있잖아요? 비슷한 것도 아니죠. 인텔이 늦죠.
“더 늦었죠.”
-더 늦게 되었죠. 그렇다고 하더라도 10나노에서는 인텔이 밀도가 더 높으니까. 인텔이 이런 면에서는 약간 고지식한 면이 있어요. 왜냐하면 과거에 인텔 창업자인 고든 무어가 1965년도에 '무어의 법칙(Moore's Law)' 본인이 이름을 붙인 건 아니지만 2년마다 트랜지스터 집적도는 2배씩 늘어난다. 이런 것들을 얘기했고 그걸 지키기 위해서 계속 창업자가 그렇게 한 거니까. 그 정신을 이어받아서 나름 고지식하게 했는데 경쟁자들이 너무 세게 치고 나가니까 우리는 그냥 우리대로 인텔7, 인텔4, 인텔3 이런 식으로 나간다.
“말 그대로 마이웨이죠.”
-그래서 이제 양산 예정을 보면요. 지금 과거로 치면 알아듣기 편하게 과거 얘기를 하겠습니다. 10나노 슈퍼핀(SpuerFin)이 내년 1분기 정도에 데이터 센터용으로 나오는 게 하나가 있고.
“제온급 CPU에 들어가겠군요.”
-그리고 '엘더 레이크(Alder Lake)‘라고 일반 PC용은 올해 양산을 하는 걸로 되어 있고. 인텔4, 과거로 치면 인텔 7나노 짜리인 것들이 2023년에 제품을 출하하기 위해서 그 전년도인 2022년 하반기에 생산에 들어간다. 본격 양산은 2023년이라고 볼 수 있고.
“아직도 2년 정도 남은 거군요.”
-인텔3. 인텔3이면 5나노 정도? 이게 되게 헷갈리게 되어 있는데. 아무튼 지금 기존에 얘기했던 5나노 정도되는 제품은 2023년 내후년 하반기에 생산을 시작한다. EUV 사용도 확대한다. 이런 얘기를 했습니다. 그리고 ‘옹스트롬’ 단위를 쓰는, 이게 이제 나노라는 표기를 안 쓰겠다는 얘기입니다. 인텔 20A(옹스트롬) 제품 같은 경우는 뒤에 말씀드릴 텐데. ‘리본펫(RibbonFET)’이라고 자기들의 이름을 붙였어요. 이게 소위 업계에서 얘기했던 ‘GAA(Gate All Around)’. 삼성전자도 ‘MBCFET’ 이런 식으로.
“그것도 상표 출원을 했죠.”
-본인들의 기술 이름을 쓰는데. 아무튼 GAA 기술을 적용하고 또 나중에 뒤에 얘기할 ‘파워비아(PowerVia)’라는 새로운 기술을 적용한 기술로 만들어서 2024년에 생산에 들어갈 것으로 예상한다고 적어놓은 걸 보니까. 잘못하면 좀 더 늦어질 수도 있고. 최근에 행보로 봤을 때는 더 빨라지기는 쉽지 않을 것 같기도 하고. 3년 뒤에 2024년에 생산에 들어간다고 하고 20A 다음에 또 있어요. 20A(옹스트롬) 다음에 18A(옹스트롬)이라는 제품도 얘기를 했는데. 그건 뭐 아주 뒤에 얘기니까. 이건 양산을 해봐야 또 알 수 있는 것 아닙니까. 하다 보면 늦춰질 수도 있고.
“과거에 인텔이 숫자를 기술적인 마케팅으로 몇 번 성공적으로 갈아엎은 사례가 있습니다. 과거에 286 · 386 · 486. 586은 공식적으로 존재하지 않고 그때부터 ‘펜티엄(Pentium)’으로 넘어가는데. 사람들의 뇌리 속에 286보다 386이 좋고. 386보다 486이 좋은데. 586으로 인텔이 못 쓰게 되니까.”
-그건 왜 못 쓰게 된 거죠?
“그게 아마 제 기억으로는 특허나 이런 문제가 걸려있던 걸로 기억이 나요. 법원까지 갔었는데 어떤 아키텍처 이름을 본인들의 상표로 판매할 수 없다는 것 때문에 586이라는 표기를 못 쓰니까 ‘펜티엄(Pentium)’이라는 용어를 등장시켜서 굉장히 큰 성공을 거뒀고. 또 그다음에 그 유명한 ‘인텔 인사이드(Intel Inside)’라는 마케팅 프로그램도 있었지 않습니까? 그런 걸로 봤을 때 과거의 성공했던 자신감이 밑바탕이 되지 않았나 싶기도 합니다.”
-제가 PC를 사러 가면 사실 지금 몇 세대라고 부르는데. 이제는 저게 몇 세대가 몇 나노 공정에서 된 건지 비교가 어려워요. 인텔은 저쪽 탓이라고 하지만 여기는 14나노+입니까? 플러스 플러스 플러스.
“TSMC도 플러스에 플러스, 플러스, 플러스에.”
-공정이 여러 가지 파생 공정도 많이 나오다 보니까 그냥 일반 소비자들이 이제는 가늠하기가 쉽지 않다.
“비슷해요. TSMC도 앞에 N자를 붙여서 N7, N5, N4 이런 식으로 이름을 붙이는 걸 보니까. 어떤 기술적 마케팅 경쟁도 주요한 볼거리인 것 같습니다.”
-그래서 오늘 발표에서 제가 눈여겨봤던 기술적인 변화에 대해서 크게 세 가지를 뽑아 봤는데. 세 가지 중에 GAA(Gate All Around). 여기서 얘기하는 ‘리본펫(RibbonFET)’은 안 들어가요.
“왜요?”
-왜 안 들어가냐면 제가 뽑은 것에서는. 이미 삼성전자와, TSMC는 그거 한다고 한창 준비 중이고. 과거에 인텔 같은 경우에는 90나노대부터 22나노대에 이르기까지는 항상 혁신적인 기술이 여기서 먼저 나왔어요.
“그렇죠.”
-'스트레인드 실리콘(Strained Silicon)'이라고 해서 90나노대 처음 인텔이 적용을 했습니다. 이게 뭐냐면 아까도 말씀드렸지만 소스에서 드레인으로 넘어갈 때 밑에 재료가 실리콘이잖아요? 얘네 이름은 그렇게 지었는데. 그걸 약간 물리적으로 펴거나 위에서 누르면 전류가 더 빨리 지나갈 수 있어요.
“그런 특성이.”
-그런 걸 발견을 한 거죠. 그래서 인텔이 최초로 그걸 90나노대 공정에 적용을 했고. 65나노대 공정에 좀 더 고도화시켜서 적용을 하면서 모든 반도체 업체가 지금은 일반적인 사항이 됐고. 45나노대 '하이케이메탈게이트(이하 HKMG)'.
“하이케이메탈게이트(이하 HKMG)”
-뭐라고 부르죠?
“HKMG라고 부르는데.”
-그때 당시에 45나노가 처음 나올 때 인텔이 그걸로 엄청나게 밀어서.
“지금 그 뒤로도 HKMG를 많이 갖다 붙이죠. 지금은 잘 안 하지만.”
-유전율이 높은 하이케이(High-k) 물질을 게이트에 덮여서 성능을 더 높였다라는. 이게 메탈을 증착하는 건 사실 굉장히 까다롭고 어려운 일이라고 하더라고요.
“그렇죠.”
-찌꺼기도 챔버에 많이 묻고 그렇다 보니까. 그런 공정적인 혁신, '하이케이메탈게이트(이하 HKMG)'도 인텔이 처음으로 했고. 22나노대는 핀펫(FinFET)을 처음으로 했어요. 그때 이름은 ‘트라이게이트(Tri-Gate)’였지만 게이트 구조를 3차원으로 올리는 것도 인텔이 먼저 했고. 삼성전자와 TSMC는 각각 16나노(TSMC), 14나노대(삼성전자) 처음 핀펫으로 조절을 했는데. 지금 이제 ‘GAA(Gate All Around)’. 인텔의 이름으로는 ‘리본펫(RibbonFET)’이라고 하는 것도 이미 다른 회사들에서 한 거니까. 그렇게 과거처럼 기술을 완전 리딩 하는 건 아니라고 생각이 들지만 이번에 새로 발표한 게 눈에 띄는 것 중에 하나는 ‘‘파워비아(PowerVia)’라는 겁니다.
“파워비아(PowerVia)”
-파워가 뭐냐면 파워 라인 밑에서 전기를 흘려줘야, 파워를 흘려줘야 되는 부분이 보통 위에 같이 있거든요. 그러니까 시그널 라인, 신호가 통하는 라인이랑 전기가 통하는 라인이 같이 오다 보니까. 이게 점점 축소되다 보니까 복잡해지게 돼요. 그래서 “아예 파워라인을 밑으로 실리콘 밑으로 빼서 위에 시그널 라인만 공정을 하면 위가 훨씬 널널하기 때문에 더 좁힐 수 있을 것이다”라는 얘기들이 기존에도 학계에서 계속 나왔거든요. 근데 이제 파워 라인을 밑으로 빼버리면 어떤 문제가 발생하냐면 이걸 라인을 밑에 만들어놓고 위에 공정을 하잖아요. 고온에서 공정을 해야 되기 때문에 밑에 것이 타서 없어져 버리거나 찌그러지는 문제가 발생을 하기 때문에. “그걸 어떻게 풀 것이냐?”라는 의견들이 많았는데. 이번에 인텔에서 한 걸보면 구체적이 기술방식에 대해서는 설명을 한 건 아닌 것 같은데. 이걸 밑으로 뺐다는 것 정도만 얘기를 했는데. 아마 제가 보기엔 뒤집어서 공정을 한 게 아닐까. 뒤집는 과정이 한번 있고 구멍을 뚫어놓고 위에 공정을 하고 뒤집어서 밑에서 파워 라인을 까는 이런 공정을 한 게 아닐까 하는데. 이거는 제가 보도가 나오고 나서 이렇게 저렇게 물어보니까. 이건 굉장히 흥미롭고 재미있는 기술이고.
“발상의 전환이 많이 들어간 것 같아요.”
-양산이 된다고 그러면 꽤 괜찮은 성과로 이어질 것 같다. 이런 얘기들이 있더라고요.
“그러면 그 ‘리본펫(RibbonFET)’과 ‘파워비아(PowerVia)’는 언제쯤 적용이 되는 겁니까?”
-그건 2024년부터 양산이 될 것이라고 예상을 한 20A(옹스트롬) 그쪽에 그 두 가지 기술이 모두 적용될 것이라고 인텔이 밝혔고요. 주목해야 될 부분은 “인텔 20A 공정 기술을 활용해 퀄컴과 협력할 수 있는 기회도 기대하고 있다”
“퀄컴.”
-지금 7나노와 5나노 다 삼성전자와 TSMC로 나눠서 생산을 하고 있잖아요? 3나노 시대로 들어오면 인텔도 뛰어 들어올 수도 있다는 걸 시사하는 것 아닌가. 이거 한 줄 넣으려면 퀄컴하고 엄청난 협의를 해야 되거든요.
“벌써부터 파운드리를 그렇게 하겠다는 얘기를 하면 굉장히 의미 있는 얘기가 아닌가 싶습니다.”
-TSMC는 이미 애플 물량을 본인들이 가져갔고. 그다음으로 큰 물량이 퀄컴인데. 퀄컴은 삼성전자와 TSMC 둘이 나눠서 하고 있고. 거기에 인텔이 만약에 들어와서 한쪽 걸 뺏어가든지 아니면 3개로 나누든지 한다고 하면 기존에 두 군에 업체 다 타격이겠지만 상대적으로 삼성전자가 제일 큰 고객사니까요.
“그러면 나머지 두 가지 기술은 어떤 게 또 있습니까?”
-나머지 두 가지는 패키징에 관련된 것인데. ‘포베로스(FOVEROS)’ 라는 기술은 이미 인텔이 얘기를 많이 했고. 3D로 올리는 건데 ‘포베로스 옴니(Foveros Omni)’라는 게 3D 적층 기술을 활용해서.
“여러 가지를 쌓아서 또 올리겠다.”
-패키징을 하겠다는 얘기이고. 또 한 가지는 ‘포베로스 다이렉트(Foveros Direct)’라는 것입니다. 포베로스 다이렉트(Foveros Direct)라는 것은 저희가 얼마 전에 최리노 교수님이 나와서 한번 얘기한 적이 있는데. 카파to카파. 구리와 구리를 본딩하는 것. 그쪽 업계에서는 ‘하이브리드 본딩(Hybrid Bonding)’이라고 얘기한다고 하더라고요. 구리하고 구리를 같이 본딩을 시켜버리면 물론 어렵죠. 기술이 어려운데. I/O 입출력을 굉장히 크게 늘릴 수 있기 때문에 속도가 빠르다. 6월에 AMD에서 비슷한 기술을 얘기했죠. 그게 카파 to 카파 기술이죠. TSMC에서 한 기술인데 그걸 포베로스 다이렉트(Foveros Direct)라는 이름으로 하겠다고 얘기했고. 2023년에 준비될 거다. 내후년에 준비될 거라고 얘기했는데. 이것은 패키징 쪽 고객으로는 아마존이 조금 고객사가 될 것 같다, 된다. 이런 식으로 인텔이 발표를 했습니다.
“이제까지 로드맵이나 전반적인 걸 보니까 3년 이내에 뭔가 큰 변화가 많이 생길 것 같네요. 전공정도 그렇고 후공정도 그렇고요.”
-게이트 구조가 GAA가 들어온다는 게 큰 게 하나가 있을 수 있을 것 같고. 인텔이 이렇게 “나노 단위 표기법을 안 쓰겠다”라고 얘기하니까. 삼성전자와 TSMC 이런 업체는 3나노까지 이미 로드맵을 발표했잖아요? 그 다음번에서는 1나노라고 얘기할지 어떨지 모르겠는데. 그것도 조금 변화가? 그건 기술적인 변화라기보다는 마케팅적인 변화니까 어떻게 변화할지도 봐야 될 것 같고. 패키징단의 중요성이 굉장히 커지고 있다. 인텔이 기술 로드맵을 발표할 때 이렇게 패키징에 대해서 같이 엮어서 얘기하는 경우가 별로 없었는데. 지금 아까 말씀드렸다시피 카파 to 카파, 이런 것들 하이브리드 본딩(Hybrid Bonding). 하이브리드 본딩 시장이 앞으로 고성능 칩에서는 굉장히 각광받을 것 같고 그와 관련된 본딩 장비나 그리고 또.
“기판도 있고요.”
-그리고 나중에 저희가 따로 만들겠습니다. 이게 지금 기존에 범프를 없애고 직접 연결을 시켜버리면 그 안에 들어갔던 여러 가지 재료들 생태계에서도 희비가 엇갈리거든요. 물론 모든 패키징 시장이 그렇게 가는 건 아니고 아주 고성능 제품에만 그렇게 가는 거니까 전체 시장을 그렇게 대변하는 건 아니라 하더라도. 미래에 사용되는 미래기술이 어떻게 바뀔지 알면 우리가 기업의 밸류라든지 투자를 할 때도 참고가 될 수 있겠죠.
“그럼 여기까지 하실까요?”
-고맙습니다.
