<자막원문>

진행 : 한주엽 디일렉 대표

출연 : 박진성 한양대학교 교수

  -한양대학교 박진성 교수님 모셨습니다. 교수님 안녕하십니까? “안녕하십니까.” -교수님이 저희가 조만간 주최할 EUV 시대에 차세대 기술을 향한 전체 웨비나에서 미세 공정을 위한 ALD 기술과 향후 애플리케이션에 대해서 주제로 발표를 해주시러 오늘 오셨는데 제가 부탁해서 유튜브에 출연하시게 되었습니다. 제가 2, 30분 정도 지금 앉아서 얘기했는데 굉장히 어려운 얘기여서 교수님 편하게 쉽게 설명해 주시면 좋겠습니다. “네. 열심히 노력하겠습니다.” -EUV에 대한 것들은 워낙 많이 돼 있고 사실 ALD라는 것은 일종의 증착 박막을 씌우는 공정인데 구체적으로 ALD는 뭐의 약자에요? “ALD라고 하는 거는 atomic layer deposition. 그래서 원자층증착법이라고 이야기를 하고 있습니다.” -원자층이라고 하면 원자 정도의 두께를 얘기하는 겁니까? “네. 맞습니다. 원자층증착법이라고 얘기하는 게 보통 우리가 많이 알려진 화학기상증착법 CVD(chemical vapor deposition). 그렇죠. CVD도 막을 화학적으로 반응해서 올리는 방법은 맞는데 ALD, 원자층증착법은 독특한 원리에 의해서 한 층씩 이론적으로는 원자 수준의 두께 정도. 보통은 1옹스트롬 내외 정도.” -1옹스트롬? “10억 분의 1m 이렇게 부르면 되겠죠. 그런 수준의 두께로 하나씩 올라간다고 보시면 돼요.” -우리가 1옹스트롬 정도 두께는 눈으로 볼 수 없죠? 있나요? “못 봅니다. 마이크로미터도 안 보이실 겁니다.” -못 본다. 그렇게 얇게 증착을 할 수 있는. CVD는 어느 정도로 증착되는 겁니까? “CVD는 공정 온도하고 그다음에 사용하는 가스의 부분합에 따라서 속도는 조절할 수 있어요. 그런데 보통 우리가 얘기했던 두께가 ALD보다는 작게는 100배 크게는 1,000배까지도.” -두껍다? “빠르게 성장 속도를 할 수 있다. 우리가 보통 성장 속도를 시간으로 많이 보거든요. 쓰루풋(Throughput) 또는 일드(Yield) 이런 얘기를 할 때. ALD는 한 층씩 올라가는 건 1옹스트롬인데 시간이 조금 상대적으로 길게 걸려요. 과정 프로세스를 하는 동안. 근데 CVD는 예를 들어서 화학기상증착법은 반응을 하는 전구체와 반응 가스 같은 것들은 한꺼번에 집어넣어서 얘네들이 화학 반응을 하면서 그대로 박막이 올라가니까 시간 대비로 놓고 보면 그렇게 빠르게 생각하고 있습니다.” -ALD는? 거기도 프리커서하고 가스하고. “똑같습니다. 그니까 CVD에 사용되는 우리가 보통 CVD를 하게 되면 화학 반응이니까 전구체라고 하는 반응이 되기 전 단계에요. 유기 또는 금속유기화합물 또는 그것과 화학 반응을 필요로 하는 반응 가스. 이 두 가지를 보통 집어넣어서 온도 또는 압력, 그다음 플라즈마들의 에너지들을 더 주면서 박막을 성장시켰다면 ALD도 똑같아요. ALD도 똑같은 전구체, 리액턴트를 가지고 하는데 차이점이 있다면 하나의 챔버 내에 동시에 주입하기보다는 두 개를 분리해 줍니다. 두 개를 넣을 때 시간적으로 우리가 시분할 방식이라고 하기도 하는데 시간적으로 분리해서 리액턴트를 먼저 넣어주고 프리커서를 그다음에 텀을 두고 넣어주거나 또는 최근에는 쓰루풋을 좀 높이기 위해서 공간 분할 방식도 나오고 있어요. 공간 분할 방식은 컴퓨터 프린터에 잉크젯 헤드처럼 생각하거나 아니면 드럼 롤이라고 생각하면 돼요. 그런 형태들로 공간이 움직이고 그다음에 가스들은 리액턴스나 프리커서들은 계속해서 나오는 거죠. 앞에는 그게 시간적으로 분할됐다거나 근데 이거는 둘 다 나오는데 공간인지 분할돼서 하게 되면 두 개가 만나는 간격을 떨어뜨려서 표면에서만 만나게. 그게 ALD와 CVD의 근본적인 개념의 차이라고 보면 됩니다.” -최근에 주성엔지니어링이란 회사에서 시공간 분할 그런 ALD 장비도 만들어서 했다고 보도도 나오고 했던데 그런 거로군요.“ -제가 주성의 장비는 깊이 있게 잘 모르지만, 아마도 컨셉 자체는 그 의미 자체를 놓고 보면 아마도 두 개의 방은 가스와 리액턴트가 만나지 않게 한다거나 그러면서 시간적으로도 분할시킬 수 있는. 그래서 시공간이란 표현을 다 쓴 거 같은데 아마 데려다 놓으면 개념적으로는 이 두 가지가 다 비슷하게 적용돼 있다고 봅니다.” -박막을 얇게 증착을 하는 게 좋습니까? 질문이 좀 그런가요? “그럼 이렇게 질문하셔야 해요. 왜 얇게 증착해야 할까?” -왜 얇게 증착을 해야 합니까? “두껍게 빨리 증착하면 좋은데 그렇죠? 두껍게 빨리 증착하는 게 좋습니다.” -그래요? 근데 왜 쓰는 거죠? ALD? “그렇죠. 얇게 증착해야 하는 이유는 결국에는 크게 보면 구조가 너무 요즘에 반도체에서도 테크놀로지 노드라고 해서 어느 순간부터는 사실 따라갈 수 없을 정도로 크기에 대해서 무덤덤해졌죠. 요즘에는 5나노, 3나노, 2나노. 인텔이 20옹스트롬이라는 뜻인데 도대체 그걸로 거리나 구조에 대한 디멘션일 텐데 그거를 쌓아 올려야 하는데 아까 말씀드렸던 것처럼 그 안에 벌써 트랜지스터라든지 아니면 배선이라든지가 그 정도의 두께 안에서 이뤄지고 있다는 건데 빨리 올리게 되면 정확한 두께나 그 안에서도 단일한 층이 아니고 다층의 구조가 만들어질 텐데 그 다층의 물질들이 그거보다는 더 작은 두께로 구성돼 있어야 하니까 그러기 위해서는 앞으로 CVD도 좋은 기술이지만, 원자층증착법이 더 많이 활용될 확률이 높아진다. 더 많이 필요로 하게 될 거로 생각합니다.” -아까 말씀들어본 거 종합하면 원자층증착보다는 CVD 방식을 많이 쓴 거는 속도 때문에 그런 거 같은데 지금은 그거 포기하고서라도 이걸 쓸 수밖에 없는 상황으로 가고 있다는 얘기인 거네요. “포기한다기보다는 여전히 화학기상증착법은 앞으로도 그렇고 계속 사용할 방법이라 생각되고요. 항상 그렇지만 우리가 어떠한 테크놀로지를 적용할 때 보면 어느 하나가 모든 걸 다 바꾼다는 생각보다는 기존에 사용하고 있던 게 사용할 수 없는 구조, 소재, 또는 우리가 원하는 property, 특성들을 요구하게 될 때는 그럼 기존의 공정으로 열심히 다 하시겠죠. 우리나라 엔지니어들이 얼마나 잘하는데요. 그런데 한계가 도달했을 때 그걸 돌파하려고 할 때 가깝게 다가온 건 구조. 구조가 굉장히 복잡해집니다. 단순하게 트렌치나 홀처럼 구멍을 깊게 파는 걸 넘어서 아예 홀 안에 들어가서도 그 안에다가 구조를 만들어 놓는다든지. 예를 들어서 요즘 게이트 올 어라운드라고.” -GAA. “GAA라고 하는. 트랜지스터 자체가 동그랗게 구조적으로 나왔었을 때 또는 멀티브릿지 채널이라고 해서 그게 여러 개 박혀있는 거라든지 또 최근에 IBM이랑 나오는 거 보면 나노시트라고 해서 적층으로 쌓아지는데 그걸 보면 층 쌓은 거 같은데 그게 사실은 트랜지스터 하나씩의 동작 원리를 가진 거고 아직은 신구조가 들어오지 않았기 때문에 트랜지스터로 하려 하면 결국에는 채널, 반도체, 그다음에 그걸 절연해주는 절연체, 그다음에 도체, 게이트, 또 소스, 드레인이라는 구조가 그 안에 다 있다는 얘기거든요. 상상을 해보셔야 하는 거죠. 그러기 위해서 그런 구조 내에 작은 구조 내에 우리가 원하는 얇은 두께를 균일하게 똑같은 특성을 갖고 만들 방법이 CVD로는 분명히 한계가 있다. ALD로 활용하는 거는 전 세계적으로 받아들여지고 생각하는 방향이라고 생각합니다.” -계속 활용은 되겠지만, 되게 민감한 부분, 크리티컬한 부분에서는. “점점 그렇게 바뀌어 갈 거라고 생각이 들고 있습니다. 점점.” -생산 비용은 계속 늘어날 수밖에 없다? “저희가 EUV IUCC 때문에 오긴 했지만, EUV는 그걸 왜 쓰겠나요? 따지고 보면. 그니까 패터닝 공정이 사실은 반도체 공정에서 개 수를 정확하게 세어보진 않았지만, 전체 택타임을 놓고 봤었을 때 40% 이상. 그 공정 시간이 그니까 굉장히 많은 시간을 리소하고 깎아내는 데 쓰는 거거든요. 그게 비용인데 그 시간과 공정을 줄이는 것만으로도 가격을 낮출 수도 있겠지만, 반대로 얘기하면 공정이 난이도, 그다음에 그만큼 줄인 만큼의 비용을 다른 데 쓰게 되니까 올라갈 수밖에 없을 거 같고요.” -향후 애플리케이션 앞으로 어디에 쓸 건지에 대해서 좀 얘기를 웨비나에서는 잠깐 해주실 텐데 개괄적으로 좀 쉽게 설명을 해주십시오. 어디가 또 좀 있습니까? 반도체 쪽에서. “ALD로 이미 양산을 많이 쓰고 있습니다. ALD로 D램, 로직, 낸드, 반도체 쪽 여러 군데 다 쓰이고 있고 대표적으로도 우리가 알고 있는 배선도 쓰이고 있고 그다음에 베리어, 게이트, 그다음에 High-k, 커패시터라든지 트랜지스터의 Gate-Insulator라든지 굉장히 많이 쓰이고 있어서 이미 많이 쓰이고 있는 장비인데 사실은 ALD가 특징이 아주 균일하게 얇게 골고루 전 면적을 깨끗하게 코팅해줄 정도로 왜냐면 베이퍼가 들어갈 수만 있으면 훌륭하거든요. 그런데 저희가 이러한 여러 가지 응용 중에 최근에 비율도 높고 사람들이 많이 가졌었던 게 아까 얘기했던 패터닝. 패터닝 중에 멀티 패터닝에서 더블레이어, 쿼드러플레이어라고 하는 패터닝 방식들이 양산에 적용되고 있어서 너무 비싸니까 EUV로 간다. 이런 식으로 많이 얘기가 나오는데요.” -한 번에 할 수 있다? “한 번에 할 수 있다. 도대체 그게 뭔데 Ar flow rate immersion 가지고 우리가 한 번 exposure를 하면 만들어지는 패턴의 간격이 지금 80, 90나노 정도 그런데 현재 만들어지는 대표적으로 핀펫이라고 하는 트랜지스터 같은 경우에는 그게 사실은 테크놀로지 노드에서 10나노, 7나노, 5나노 이렇게 작아지고 있는데 그 모양 실리콘은 어떻게 패터닝을 했었을까? 깎아낸 거거든요. 따지고 보면. 그 핀 상어 지느러미 같은 모양의 트랜지스터 그래서 3차원이 되는 거였죠. 게이트 덮고 소스 드레인해서 그러면 그렇게 작게 깎기 위해서 원래는 한 번만 exposure를 했었을 때의 간격으로는 만들 수 없는데 그 위에 포토레지스트가 패턴 된 위에다가 대표적으로 많이 쓰이고 있는 게 플라즈마 ALD를 사용해서 저온에서 100도 이하의 저온에서 실리콘 옥사이드를 거기 위에 올려주면 ALD가 아까 가진 좋은 특징이 모양을 그대로 따라가면서 얇은 두께를 우리가 만들 수 있으니까 그 부분들을 그대로 따라서 두께를 올려주는 겁니다. 예를 들어서 PR의 두께에 맞춰서 그러고 난 다음에 구조를 놓고 보면 PR과 실리콘 옥사이드가 이렇게 다 덮여 있다고 하면 밑에도 덮여 있겠죠. 그러면 위에서 실리콘 옥사이드만 그 두께만큼 깎아주게 되면 옆에서 놓고 보면 가운데 PR을 심을 중심으로 해서 실리콘 옥사이드랑 이렇게 규칙적으로 배열된 걸 보고 실리콘 옥사이드하고 포토레지스트는 우리가 태워서 에칭이라고 하죠. 깎아내게 되면 그러면 아까 말했던 것처럼 PR 간격보다는 더 좁은 간격으로 실리콘 옥사이드들이 패턴 돼서 유지할 수 있는 거고. 그다음에 한 번 거기서 또 하게 되면 물질을 바꿔서 또 반으로 줄일 수 있는 거고.” -그게 이렇게 더블 패터닝, 쿼드러플 패터닝. “나오는 거고 근데 그게 말은 이렇게 쉽게 했는데 한 번만 우리가 exposure 했었어. 예를 들어서 10나노, 20나노를 찍었으면 쉬웠을 텐데 그거를 그렇게 줄여가는 과정에 증착 공정도 들어가는 거고 또 에칭 공정이 또 들어가고 그러니까 비용이 많이 상승하는 거고 시간도 당연히 상승하는 거고. 그거를 EUV라고 하는 측면에서 놓고 보면 우리가 한 번에 수없이 많은 단계를 줄여버릴 수 있으면 시간을 줄일 수 있는 거겠죠. 가격이 줄여지는지는 잘 모르겠지만.” -설비가 워낙 비싸서. 그렇죠? “그렇지만 그러한 부분들이 가는 방향으로. 그래서 기본적으로 5나노 이하로 가게 됐었을 때는 EV 말고는 없을 거고 사실은 아까 ALD를 얘기했지만, EUV를 놓고 생각해 보면 걔도 더 작게 가야 한다면.” -거기도 멀티 패터닝이 필요하다는 얘기? “언젠가는 갈 수 있겠죠. 물론 거기에 대한 지금도 EUV용 포토레지스트 자체가. 어제 기사로는 우리나라 동진쎄미켐이 개발했다고 나오긴 했지만, 일단 그거에 해당하는 포토레지스트가 개발돼야 할 필요도 있을 거고요. 근데 기술은 과거 기술이니까 쓰는 데 장벽은 안 느낄 거거든요. 다만, 문제는 그 정도로 작아졌을 때 얘네들이 구조적으로 붕괴가 된다거나 또는 정렬이 안 된다거나 또는 패터닝 하는 동안에 얘네들이 다른 문제들 roughness라든지 이런 부분들은 어떻게 우리가 옹스트롬 단위로 조절할 것이냐. 까서 하는 게. 그러면 결국에 오늘 말씀드리려고 하는 거고 지금 전 세계적으로 우리나라뿐만 아니라 많이들 관심 갖고 연구하는 게. 그러면 특정한 부분들. 모든 거를 다 할 순 없지만, 특정한 부분들. 특히 예를 들어서 반도체 공정 같은 경우에는 마스크를 많이 써서 적층하죠. 메탈 레이어라고 해서 우리가 전공정이라고 하는 게 있고 후공정. 그니까 트랜지스터 실리콘 웨이퍼 쪽에 만드는 농도가 많이 올라가는 공정이 있고 그 뒤에 배선들을 가지고 다양하게 커패시터라든지 트랜지스터들을 연결하면서 만들어지는 그게 한 층이 아니거든요. M1, M2, M3, M4 뭐 이렇게 계속 올라가고 있는데 복잡합니다. 근데 걔네들이 사실은 비아라고 하는 것들 그니까 구멍을 뚫어서 밑에 층과 연결해주고 또 옆에 있는 층하고는 절연돼서 배선과 배선 사이들을 분리해줘야 하는데 얘네들을 뚫고 연결하다 보면 우리가 아까 마스크를 써서 리소그래피를 하고 에칭을 할 때는 항상 마진이라는 게 있거든요. 얼라인을 할 때도 마진이 있고 패터닝을 할 때도 over etch를 할 수도 있는 거고 또는 언더쿼팅도 일어나는 거고. 그러한 형태들을 놓고 봤을 때 올라가면서 누적되는 얼라인 마진들이 최악의 시나리오로 가게 되면 그럼 충분히 갖춰져야 하는데 이미 우리가 5나노를 얘기하고 있고 3나노를 얘기하고 있는데 얼마나 정밀하게 원자 수준으로 맞출 수 있을까? 고민이 되는 거죠.” -줄이 반듯하게 가야 하는데 중간마다 어긋나 있고 이러면 문제가 생길 수 있다는 거죠? “당연히 원래는 전기가 잘 통해야 하는데 요새 우리가 그거를 EPE, Edge Placement Error라고 해서 얘네들이 원래는 정확히 따라야 하는데 2나노, 3나노. 지금 우리가 나노를 가지고 맞추고 있는데 이게 계속 누적된다고 하면 나중에 가서는 연결이 덜 되거나 아니면 다른 데하고 같이 연결돼서 쇼트가 난다거나 이럴 수도 있을 거고. 그러기 위해서 또 하나의 대안으로 몇 년 전부터 굉장히 연구를 많이 하고 있었던 게 뭐냐면 그러면 이렇게 위에서부터 리소그래피를 해가면서 복잡한 구조를 위치를 맞춰서 만드는 방법도 당연히 가져가야 합니다. 훨씬 더 유리하거든요. 설계도 그렇고 익숙해진 방식이죠. 그런데 단순하게 생각해보면 우리가 레고 블록이라는 걸 놓고 생각해보면 아이가 어떤 성을 만들었어요. 성을 만들었는데 이 성을 저 위에서부터 깎아서 성 구조를 만든다고 했을 때랑 우리가 밑에 판을 깔아서 벽돌을 쌓아 올라가면서 집을 짓는 걸 놓고 보면 얼핏 봐도 밑에다가 성 쌓고 집 올리고 저 벽도 쌓는 게 정상적인 방법이겠죠?” -그렇죠. “근데 우리가 그렇게 못 했던 이유가 공정 기법들은 모두를 다 덮었기 때문에 덮고 들어내고 덮고 들어내는 식으로 쌓아 올렸던 거였거든요. 그런데 만약에 우리가 올라가고 싶은 부분만 막을 올릴 수가 있고 올라갈 필요가 없는 데는 안 올릴 수가 있다면 그러면 사실은 리소라는 자체를 굳이 하지 않아도 되겠죠. 일종의 프린팅처럼 생각해볼 수도 있겠죠. 물질들이 그렇게 붙지 않고 선택적으로. 그래서 오늘 드리려고 했던 부분도 원자층증착법이 중요한 기술인데 기본적으로 원리를 들여다보면 특정한 소재와 특정한 기판은 선택적인 비율들이 나타나는데 과거에는 우리가 두께를 두껍게 썼죠. 수십 나노. 그렇죠? 수십 나노 이렇게 됐었을 때는 예를 들어서 1나노나 2나노 차이의 처음에 성장하는 차이가 있었는데 시간이 지나다 보니까 얘네들이 다 송장 돼서 49나노나 48나노나 별 차이가 없는데 근데 해보니까 2나노와 성장할 때 얘가 성장 안 했어. 또는 1나노였는데 얘가 성장을 안 했어. 그러면 얘기가 좀 달라지겠죠. 사실 제가 처음에 ALD 공부를 시작했던 게 97년도에 들어가서 석사과정으로 ALD 공부를 처음 시작할 때도 박막을 그때는 타이타늄나이트라이드라고 하는 kappa diffusion barrier 지금은 메탈 게이트를 쓰는데 그때 항상 의문이었던 게 실리콘 웨이퍼, 실리콘 나이트라이드 옥사이드 웨이퍼, 그다음엔 TiN 웨이퍼 증착됐고 거기다가 증착해서 두께를 다 재보면 두께는 2, 30나노밖에 안 올리거든요. 근데 두께가 조금씩 다 달라요. 3나노씩 차이가 나요. 그때는 어디 가서 말을 못 하는 거에요. 차이가 나지 않아야 정상인 거니까 근데 지금 그게 보면 25년 정도 벌써 20년 이상 흐른 다음에. 과거에 그런 사례들이 그것만 나타난 게 아니고 훨씬 전부터 텅스텐이라든지 이런 CVD를 해도 선택 성장이 되는 게 보고가 많이 돼서 지금도 실리콘 저마늄 같은 경우에도 반도체 위에 반도체를 올리는 거는 선택 성장할 수 있는 것들 알려져 있어요. CVD로. 텅스텐도 마찬가지고요. 그래서 사람들이 이걸 쓰면 굉장히 좋겠구나.” -조금씩만 올리면 여긴 안 올라가고 여기만 선택될 수 있으니까. “그렇죠. 또 특정 아까 텅스텐 이런 것들은 더 올라가기도 해요. 두께를. 실리콘도 마찬가지고 좀 더 올라갈 수가 있는데 문제는 그렇게 올리는 것들을 쓸려고 일부 이미 적용된 것도 있고 그다음에 만들려고 했지만, 결국에는 퀄리티, 결함 이런 부분들 플러스 우리가 정말 그렇게 만드는 게 그냥 만드는 거보다 훨씬 더 유리한 거냐. 이런 부분에서 사실은 현상 자체가 새로운 것은 아니지만, ALD로 오면서 그런 부분들이 조금 더. 그다음에 소자가 스케일 다운이 더욱더 되면서 중요해지는. 이러한 부분.” -그런 쪽으로도 갈 수 있다. “그런 부분들이 굉장히 아이맥이라든지 유럽, 미국, 우리나라도 제가 알기론 양사 모두 열심히 연구를 진행하고 있는 거로 알고 있습니다.” -그니까 덮고 깎고 덮고 깎고 덮고 깎고 해서 계속 쭉 올렸는데 지금은 일부는 덮고 깎고 하겠지만, 어떤 부분에서 아까 말씀하신 대로 어떤 거는 조금만 올려놓으면 여기는 없고 여기만 좀 생기니까 그걸 좀 활용하면 조금 더 어렵긴 하겠지만, 조금 더. “그런 얼라인들에 대한 부분에서 좀 더 자유로워질 수 있는 거죠. 특히 비아 같은 부분들이 다층으로 돼서 얘네들이 미스 얼라이먼트 되어지는 부분들. 엣지가 안 맞는단 부분들도 그렇고 또는 아까 복잡한 구조인데 구조 내에서 우리가 패턴으로 하기가 힘들다면 특정한 부분만 예를 들어서 금속이라든지 또는 절연체들이 덮어질 수 있다면 그렇다면 우리가 자연스럽게 리소 부분에서 조금 더 쉽게 갈 수 있는 부분이 생기는 거죠.” -그니까 그런 종류의 재료가 많이 있습니까? “몇 년 사이에 많은 그룹에서 연구를 하고 있어요.” -하다 보면 이것도 이렇다. 저것도 이렇다. 뭐가 계속 나오고 있는. “네. 찾는 중이고요. 알려진 것들도 있고요. 그래서 쉽게 생각해보면 조합을 생각해보면 될 거 같아요. 우리가 아까 밑에 깔린 레이어가 있을 때. 쉽게 생각하면 세 종류라고 생각하시면 돼요. 뭐냐면 반도체, 절연체, 도체. 이 세 가지 블록이 있는데 내가 올리고 싶은 블록도 세 가지 종류가 있겠죠. 그다음에 올리려고 하는데 우리가 선택하려고 하는 건 또 뭐가 있냐면 나는 올리고 싶은 기판이 있고 올리지 않았으면 하는 기판이 있었거든요. 그러면 산술적으로 경우의 수를 따져보면 3X3에서 9가지 나옵니다. 쉽게 생각해보면. 그 9가지들이 만약에 자유자재로만 된다면 게임 셋이 되겠지만, 아직도 그런 부분에서 도전이 남아있는 부분이 있고 상대적으로 좀 더 유리한 부분들이 있어서 그러한 것들을 앞으로 제가 볼 때는 반도체 5년에서 10년을 놓고 보면 EUV와 함께 보완하면서 상호 협력할 수 있는 기술로서 굉장히 중요하다고 생각이 됩니다.” -양산 라인에서는 그런 거를 어느 순간에는 쓸 수도 있고 안 쓸 수도 있고 만약에 쓴다고 하면 너무 무식한 질문입니까? 언제? “저도 잘 모르죠. 지금 몇 년도에 쓴다. 그러고 썼다고 하더라도 얘기를 안 하겠죠. 그 기술이 들어간 자체에 관해서 이야기를. 간단한 예로 ALD 기술에 대해서 굉장히 안타깝다고 생각하는 것 중 하나가 ALD 기술이 원래 처음에 어디서 나왔느냐? 라고 얘기를 하면 1974년도에 핀란드에서 ALE라고 처음에 나왔습니다. Atomic Layer Etching이 아니라 이제 알았어요. Atomic Layer Epitaxy라고 하는 건데 처음에 이 기술을 개발했을 때 응용했던 게 어디였냐면 평판 디스플레이였어요. 그래서 아직도 북유럽에 있습니다. 그래서 그 부분을 갖고 무기로 쓰는 거죠. 우리는 유기를 하고 있다면. 그다음에 사실 이 사람들이 아까 Epitaxy 거는 단결정 성장이기 때문에 산호초 반도체라든지 갈륨 아세나이드 이런 연구 굉장히 많이 했습니다. 70년대, 80년대 보면. 근데 80년대 초반에 들어오게 되면 또 들여다보면 실리콘 단결정 성장을 해보려고 많이 노력했어요. 근데 폴리실리콘이 됐던 그때를 잘 생각해보면 반도체를 처음에 응용할 생각이 아니었고 얘네들이 디스플레이 쪽에서 또는 산업화 부분에서 활용했으니까 아몰퍼스 실리콘이라든지 소위 말하는 요즘 말하는 LTPS(저온 다결정 실리콘)라든지 폴리실리콘 이런 거 관심 있었겠죠.” -디스플레이 쪽에 들어가는 기판. “그런 식으로 반도체들을 만들고 싶었던 건데 잘 안 됐어요. 그래서 표면 연구하는 사람 입장에서는 관심이 있었지만, 그러다가 이름이 Epitaxy 성장이 아니라 이렇게 했더니 다른 물질들도 많이 자라더라. Atomic Layer Deposition이라는 이름으로 변하게 되는 겁니다.” -90년대 들어와서? “네. 80년대 넘어와서 80년 중반. 그래서 ALE라는 말이 ALD라는 말로 서서히 바뀌게 되고 우리나라에서도 90년대 중반쯤에 ALD라는 얘기들이 산업 현장에서 나오고 근데 왜 나왔을까? 를 들어보면 양산에 적용된 ALD가 High-volume mass production. 대량 생산이라고 하는 부분으로 들어갔던 걸 보면 ALD가 이렇게 주목받게 된 거는 반도체 때문이고 사실은 대한민국이 공정 기술 제일 처음 적용했다고 우리가 말하고 있는데 어떤 문헌에도 우리가 연도상 먼저 썼다고 보고가 된 거는 없어요. 90년대 중반인데.” -기업들은 거기 뭐. “기업들은 하셨던 분들 다 얘기를 들었어. 근데 해외에 있는 연구자들하고 어떤 일 때문에 이런 부분들 논의할 때 증거가 없는 거에요.” -학계에서는 논문도 없고. “왜냐면 그게 증거 자료가 되니까. 90년대 중반이라든지 그들이 갖고 오는 것들은 독일이나 이런 데서 연구했던 내용을 갖고 또는 유럽에서 했던 내용을 갖고 얘기하는데 그렇지만 양산은 한국이 먼저 했다는 거 인정하지만, 그 연구 자체가 여기가 먼저라는 얘기는 또 다른 얘기라는 거죠. 그런 게 많아요. 근데 확실한 거는 우리가 2000년대에 들어와서 현재는 자연스럽게 쓰는 High-K Metal Gate 구조의 인텔이 만들고 있는 시먼스 거기에 처음으로 실리콘 옥사이드를 넘어서서 처음 적용하고 메탈 게이트를 쓰는데 그거는 인텔이 만들어서 쓴 거는 딱 고정된 거죠.” -아주 대대적으로 PR을 했으니까요. 그 당시에. “그래서 점점 이 반도체 쪽에서는 그러고 난 다음에 패터닝이든 핀펫이든 지금은 반도체 공정에서 기본적인 기본 박막 공정으로 자리 잡고 있다고 보시면 됩니다.” -길게 EUV 시대에도 ALD 기술의 활용도는 오히려 앞으로 더 넓어질 거라고 설명해주셨고요. 이 얘기 말고 또 굉장히 재밌는 이야기들도 뒤에 있는데 그것은 웨비나에서 참조해주시면 좋겠습니다. 교수님 오늘 말씀 고맙습니다. “네. 고맙습니다.”