인텔은 반도체 업계 학술행사 '핫칩스 34(Hot Chips 34)'에서 2.5D 및 3D 타일 기반 칩 설계를 가능하게 하는 최신 아키텍처 및 패키징 분야의 혁신을 공개한다고 24일 밝혔다.
팻 겔싱어 인텔 CEO는 이번 행사의 기조연설을 통해 메테오 레이크(Meteor Lake), 폰테베키오 GPU(Ponte Vecchio GPU), 인텔 제온(Intel Xeon) D-2700 및 1700, FPGA를 비롯한 향후 포트폴리오 전반에 대한 상세 내용을 발표할 예정이다.
팻 겔싱어 인텔 CEO는 "인텔은 리본펫(RibbonFET), 파워비아(PowerVia), 하이NA(High NA) 리소그래피 및 2.5D, 3D 패키징 등 여러 첨단 기술에 기반해 패키지 당 트랜지스터 집적도를 현재 천억개에서 2030년까지 1조개까지 늘리는 것을 목표로 개발하고 있다"며 "기술자에게 있어 이보다 더 좋은, 그리고 이보다 더 중요한 시대는 없었다. 우리는 모두 오늘날 반도체가 삶에서 중요한 역할을 수행할 수 있도록 적극 지원해야 한다"고 말했다.
폰테 베키오는 인텔의 데이터 센터 GPU다. 고성능컴퓨팅(HPC) 및 AI 슈퍼컴퓨팅 워크로드 전반에 걸친 컴퓨팅 밀도를 해결하기 위해 구축됐다. 또한 OneAPI를 사용해 API 추상화와 아키텍처 간 프로그래밍을 단순화하는 인텔의 개방형 소프트웨어 모델을 최대한 활용한다.
또한 폰테 베키오는 EMIB(임베디드 멀티 다이 인터커넥트 브리지) 및 포베로스 고급 패키징 기술의 조합을 이용해 연결된 타일로 나타나는 여러 복잡한 디자인으로 구성되었다. 고속 MDFI 인터커넥트는 패키지를 최대 두 개의 스택까지 확장할 수 있도록 해 단일패키지에 1,000억 개 이상의 트랜지스터를 집적할 수 있다.
제온 D-2700 및 1700 시리즈는 5G, IoT, 엔터프라이즈 및 클라우드 애플리케이션의 엣지에서 사용하도록 설계되었으며, 실제 사용 환경에서 빈번히 발생하는 전력 및 공간 제약의 어려움을 해결하도록 설계되었다. 최신 컴퓨팅 코어, 유연한 패킷 프로세서가 있는 100G 이더넷, 인라인 암호화 가속, TCC(Time Coordinated Computing), TSN(Time-Sensitive Networking) 및 AI 처리를 위한 내장형 최적화를 지원한다.
FPGA 기술은 무선 주파수(RF) 애플리케이션과 및 하드웨어 가속을 위한 강력하고 유연한 도구이다. 인텔은 디지털 및 아날로그 칩렛은 물론 다양한 프로세스 노드 및 파운드리의 칩렛을 통합하여 개발 시간을 단축하고 개발자를 위한 유연성을 최대화함으로써 새로운 효율성을 확인했으며, 칩렛 기반 접근 방식의 결과를 공유할 예정이다.
