삼성전자와 SK하이닉스가 메모리 셀과 페리페럴(Peripheral)를 각각 다른 웨이퍼로 만든 뒤 붙이는 방식으로 '3D D램'을 만든다. 웨이퍼 적층에는 하이브리드 본딩 기술이 적용된다.

기존 D램은 페리페럴(Peripheral)과 메모리 셀을 하나의 웨이퍼에 만들어졌다.

18일 업계에 따르면 SK하이닉스는 국제 메모리 워크숍(IMW) 2024에서 3D D램 양산에 웨이퍼 본딩을 적용할 것이라고 밝혔다. 웨이퍼 본딩은 하이브리드 본딩으로 알려진 차세대 패키지 기술이다. 실리콘관통전극(TSV)이 형성된 칩을 수직으로 쌓고, 범프 없이 입출력 단자를 다이렉트로 붙이는 방식이다. 적층 형태에 따라 웨이퍼 투 웨이퍼(W2W), 웨이퍼 투 다이(W2D), 다이 투 다이(D2D) 등으로 나뉜다.

3D D램은 D램의 미세화 한계를 극복하기 위해 연구되고 있는 기술로, D램 셀을 낸드처럼 수직으로 적층하는 컨셉이다. 업계에서 3D D램 구현을 위해 셀과 페리페럴을 분리해 생산한 뒤 하이브리드 본딩으로 연결하는 것은 기술적 난제와 생산성 때문이다. 소자 업계 고위 관계자는 "3D D램의 경우 페리페럴을 기존 D램처럼 셀 레이어 옆에 붙이면 (면적이) 너무 커지는 문제가 발생한다"며 "(이를 해결하기 위해) 구동 페리페럴과 셀을 각기 다른 웨이퍼에 만들고 붙여야 한다"고 설명했다. 

또 다른 업게 관계자는 "페리페럴을 분리하면, 셀 집적도를 높이기 용이하다"며 "삼성전자, SK하이닉스, 마이크론 모두 3D D램에 하이브리드 본딩을 적용하는 형태로 연구 중"이라고 말했다. 이어 "이외에도 CXMT 등 기업에서도 3D D램을 개발하고 있다"고 덧붙였다.

삼성전자가 연구 중인 4F 스퀘어 D램에도 하이브리드 본딩이 적용된다. 4F 스퀘어 제일 하부에는 페리페럴 웨이퍼가 배치되고, 그 위에 메모리 셀 웨이퍼 두 개를 적층하는 구조다. 최상단에 위치한 메모리 셀 웨이퍼에는 입출력(I/O) 패드와 다층금속배선(MLM)까지 탑재된다.

4F스퀘어는 최근 삼성전자에서 연구되고 있는 셀 어레이 구조다. 6F스퀘어 D램 대비 칩 다이 면적을 30%가량 줄일 수 있는 것으로 알려졌다. 업계에서는 4F스퀘어 구조가 10nm 이하 D램에 사용될 것으로 보고 있으며, 미세화 한계를 풀 열쇠 중 하나라고 평가하고 있다. 4F스퀘어 D램은 현재 삼성전자만 연구 중인 것으로 알려졌다.

업계에서는 향후 5년 내 웨이퍼 본딩 형태의 하이브리드 본딩이 반도체 양산에 대거 적용될 것으로 전망하고 있다. SK하이닉스의 경우 400단 이상 낸드에 하이브리드 본딩을 적용할 계획이라고 밝혔다. 삼성전자도 연구소를 중심으로 하이브리드 본딩을 적용한 형태의 낸드를 연구 중인 것으로 확인됐다. 삼성전자와 소니는 지난달 열린 전자부품기술학회(ECTC)에서 하이브리드 본딩을 적용한 3단 CIS 기술을 소개하기도 했다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》

노태민 기자 다른기사 보기