삼성전자에 이어 SK하이닉스도 4F스퀘어 D램을 개발할 계획이라고 밝혔다. SK하이닉스는 4F스퀘어 구조의 구체적인 적용 시점에 대해 언급하진 않았지만, 10nm 이하 D램에서 적용될 것으로 예상된다.
서재욱 SK하이닉스 담당은 12일 수원 컨벤션센터에서 열린 '차세대 리소그래피 + 패터닝' 학술대회에서 "1c D램 이후로 극자외선(EUV) 코스트가 급격하게 증가하는데, 이러한 방식으로 D램을 만드는 게 채산성이 있느냐는 고민을 해봐야 하는 시점"이라며 "1d부터 메모리 3사의 기술 로드맵 전략이 다 달랐는데, 최근에는 마이크론을 제외하곤 비슷해지고 있다"고 말했다. 이어 "(SK하이닉스도) 차세대 제품부터 버티컬게이트(VG)나 3D D램으로 전환하면 어떻겠냐는 고민을 하고 있다"고 말했다.
VG는 SK하이닉스 내부에서 4F스퀘어를 부르는 명칭이다. 삼성전자에서도 버티컬 채널 트랜지스터(VCT)라고 부른다.
4F스퀘어는 최근 메모리업계에서 연구되고 있는 셀 어레이 구조다. 트랜지스터 구조를 수직으로 변경하는 만큼, 업계에서는 3D D램의 일종이라고 설명하기도 한다. 아래에서 위로 소스, 게이트, 드레인, 커패시터를 위치시키고 워드라인과 비트라인을 각각 게이트와 소스에 연결하는 형태다. 이를 통해 6F스퀘어 D램 대비 칩 다이 면적을 30%가량 줄일 수 있다. 삼성전자와 SK하이닉스 모두 10nm 이하 D램에 적용하는 것을 목표로 연구 중이다.
SK하이닉스와 삼성전자가 4F스퀘어 D램과 3D D램을 개발 중인 이유는 스케일링 한계와 비용 개선 때문이다. 1d D램 생산을 위해서는 EUV 멀티 패터닝이 필요하다는 전망이 나오는 만큼, 1d D램 양산을 위한 포토 공정 비용은 급격하게 늘어날 것으로 예상된다.
서 담당은 "(VG나 3D D램의 경우 EUV 코스트를) 기존 D램과 비교해 절반 이하로 비용이 떨어지게 프로세스를 설계할 수 있다"며 "다만 VG(4F스퀘어)의 경우 1세대나 2세대 연장이 가능하지만, 그 이후 (EUV) 비용은 똑같이 급격히 올라가는 것이 고민"이라고 설명했다. 이어 "3D D램으로 전환하면 EUV 코스트는 거의 들어가지 않는다"며 "하지만 증착 장비, 식각 장비 등 대규모 투자가 필요하다"고 부연했다.
서 담당은 VG 구조 D램 양산 시점에 대해 0a 이후가 될 것이라고 전망했다.
디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》
