램리서치가 3D 낸드플래시 성능 발전을 위해 박막에 가해지는 압력을 조절하는 기술개발이 필수적이라고 강조했다. 셀 적층 높이 증가에 따른 웨이퍼 변형 방지가 반도체 수율 상승을 높일 수 있다는 설명이다.
4일 세미콘코리아 콘퍼런스에서 앨리스 홀리스터 램리서치 마케팅 매니저는 "고성능 반도체 생산에 따라 웨이퍼 보우(bow) 현상이 증가하고 있다"면서 "압력을 조절할 수 있는 기술개발이 필요하다"고 말했다.
웨이퍼 보우는 3D로 쌓인 적층 박막에 압력이 가해지고, 이에 따라 웨이퍼가 화살을 쏘는 활처럼 휘면서 변형되는 현상을 말한다. 노광 공정에서 점심도(DoF)와 오버레이(Overlay) 성능을 낮추고 구조적인 변형을 일으켜 제대로 패턴이 새겨지지 않아 전체 수율에 부정 영향을 미친다.
웨이퍼 보우 현상은 웨이퍼 적층 수가 높아지면서 발생한다. 현재 낸드플래시는 3차원(3D) 구조로 만든다. 평면으로 셀을 배치하던 기존 2D 방식에서 벗어나 90° 회전시켜 셀을 수직으로 쌓는다. 고종횡비(HAR) 증착과 식각은 3D 낸드 스케일링의 핵심 기술이지만, 웨이퍼에 구조적인 변형이 생겨 웨이퍼 수율이 낮아지는 문제도 있다. 따라서 전체 제조 공정의 첫 단계부터 마지막 단계까지 꼼꼼한 웨이퍼 관리 필요성이 요구된다.
박막 압력 조절 기술은 반도체 제조 과정에서 요구하는 웨이퍼 관리 방법 중 하나다. 램리서치가 보유하고 있는 후면 증착용 벡터(VECTOR) DT와 후면·베벨의 박막(film) 제거용 이오스(EOS) GS 습식 식각 장비군이 박막 압력을 조절할 수 있는 대표 기술이다.
벡터 DT 시스템은 플라즈마화학기상증착(PECVD)으로 웨이퍼 보우의 경제적인 제어 솔루션을 제공한다. 웨이퍼 전면에는 닿지 않고 웨이퍼 후면에 가변 카운터 스트레스 박막을 증착해 웨이퍼 형상을 관리한다. 벡터 DT 솔루션을 적용하면 노광 결과 향상, 보우로 인한 결함 감소, 고성능 하이 스트레스 박막 적용이 가능해진다. 두께가 두꺼운 박막을 적용하면서도 웨이퍼 변형을 최소화할 수 있다는 의미다.
이오스 GS 습식 식각 제품은 3D 낸드 제조 과정에서 웨이퍼 압력을 유연하게 조정하는 장비다. 벡터 DT를 보완해 후면과 베벨 박막을 동시에 제거할 수 있다. 습식 식각 균일성을 구현하고 웨이퍼 전면을 보호한다.
앨리스 홀리스터 매니저는 "앞으로 3D 낸드 적층수가 늘어나기 때문에 웨이버 보우 현상을 막을 수 있는 독특한 접근 방식이 필요하다"며 "관련 기술개발에 집중하겠다"고 말했다.
