삼성전자가 게이트올어라운드(GAA) 기술 초격차에 나선다. 2027년 양산 예정인 1.4nm 공정부터 나노시트를 4개로 늘린다는 계획이다. 정기태 삼성전자 파운드리사업부 부사장은 25일 서울 강남구 코엑스에서 열린 '반도체 산·학·연 교류 워크샵'에서 "1.4nm 공정에서는 나노시트를 4개로 늘린다"며 "1.4nm 공정은 2027년 양산을 목표하고 있다"고 말했다. GAA는 전류가 흐르는 채널 4개면을 게이트가 둘러싸는 형태의 트랜지스터 구조다. 채널 3개면을 감싸는 기존 핀펫(FinFET) 구조 대비 데이터 처리 속도와 전력 효율을 높인 기술이다. 삼성전자는 지난해 상반기부터 GAA를 적용한 3nm 공정 양산을 진행 중이다. 경쟁사인 TSMC와 인텔은 2nm 공정부터 GAA를 적용할 계획이다. 나노시트는 GAA 공정의 채널을 의미한다. 삼성전자는 채널을 얇고 넓은 모양의 나노시트 형태로 구현해 GAA 공정에 적용 중이다. 현재 양산 중인 삼성전자 3nm 공정에서는 나노시트를 3개 사용하고 있다. 정 부사장은 "(나노시트를 늘리면) 트랜지스터 넓이가 증가해 드라이브를 개선할 수 있다"고 설명했다. 채널을 늘려 전자의 이동을 극대화할 수 있다는 이야기다. 이를 이용하면 반도체 속도도 빨라진다. 나노시트 확대를 통해 삼성전자는 TSMC, 인텔과의 GAA 기술 격차를 더욱 벌릴 수 있을 것으로 전망된다. 두 기업은 각각 2025년, 2024년 2nm 공정 양산에 돌입한다. 인텔은 2nm 공정을 먼저 자체 반도체 생산에 적용할 예정이다. 

또한, 삼성전자는 1.4nm부터 어드밴스드 후면전력전달네트워크(BSPDN)를 적용한다고 밝혔다. 어드밴스드 BSPDN은 BSPDN의 후속 기술인 것으로 추정된다. BSPDN은 전력 배선을 웨이퍼 후면에 배치해 전력 및 신호 라인의 병목 현상과 셀 활용률 등을 개선하는 설계 구조다. 삼성전자는 2nm 공정부터 BSPDN을 도입할 계획이다.
 
이날 정 부사장은 3nm 고객 확보에 어려움을 겪는 이유도 설명했다. 그는 "새로운 기술이 바뀔 때, 어떤 기술은 기존 것과 확 다를 수도 있지만 비슷한 특성일 수도 있다"며 "(핀펫을 사용하는) TSMC 3nm와 우리 3nm 공정의 특성이 비슷하다"고 설명했다. 이어 "(다만 핀펫의 경우) 더 이상 개선하기가 쉽지 않아 보였다"며 "(3nm) 2세대를 내년에 공개하는데, 많은 고객들이 인볼브돼서 하고 있다"고 자신감을 내비쳤다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》