20A 공정 차세대 PC용 CPU 애로우레이크부터 양산 돌입
이날 공개한 20A 웨이퍼에 파워비아, 리본펫 신기술 적용
인텔이 20A(2nm급) 웨이퍼 실물을 처음으로 공개했다. 파워비아와 리본펫(RibbonFET) 등 신기술이 도입된 웨이퍼다. 인텔은 오는 2024년 하반기 출시 예정인 차세대 PC용 중앙처리장치(CPU) 애로우레이크부터 20A 공정을 적용할 예정이다.
팻 겔싱어 인텔 CEO는 19일(현지시간) 미국 캘리포니아 새너제이(산호세) 컨벤션센터에서 열린 인텔 '이노베이션2023'에서 "(내년 발매 예정인) 애로우레이크에 20A 공정이 처음으로 적용된다"며 "(애로우레이크) 테스트 칩은 정상적으로 작동하며, 공개할 수 있어 기쁘다"고 말헀다.
이날 인텔이 20A 웨이퍼와 애로우레이크 테스트 칩을 동시 공개하면서, 업계에 퍼진 인텔의 공정 기술력에 대한 우려는 불식될 것으로 예상된다.
인텔이 공개한 20A 웨이퍼에는 후면 전력 공급 기술인 파워비아와 리본펫이 사용됐다. 파워비아는 전력 배선을 웨이퍼 후면에 배치해 전력 및 신호 라인의 병목 현상과 셀 활용률 등을 개선하는 기술이다. 업계에서는 BSPDN(Back Side Power Delivery Network)이라고 부른다. 리본펫은 게이트올어라운드(GAA)로 알려진 기술이다.
인텔은 지난 6월 파워비아 온라인 미디어 브리핑을 통해 파워비아 솔루션 적용 시 90% 이상의 표준 셀 활용률, 6% 빠른 클럭 스피드, 30% 이상 플랫폼 전압 드룹 등을 개선했다고 발표했다. 20A 공정을 통해 만들어진 반도체는 타 공정 대비 전력효율성이 대폭 증가할 것으로 예상된다.
겔싱어 CEO는 "경쟁사 대비 파워비아 기술력에 앞서 있다"며 "우리는 핀펫(FinFET) 공정부터 파워비아를 도입했기 때문에 20A와 18A 공정에서의 파워비아 적용도 수월할 것으로 예상된다"고 전했다.
인텔은 18A 공정 현황도 공유했다. 인텔은 내년 1분기부터 18A 생산 준비를 시작할 계획이다. 2025년 출시를 목표하고 있는 차세대 E-코어 기반 제온 프로세서(코드명 클리어워터 포레스트)가 18A 공정 기반으로 생산될 예정이다.
한편, 갤싱어 CEO는 지난 2021년 발표했던 4년간 5개 노드 공정을 개발한다는 목표가 순항 중이라고 자신했다. 그는 "현재 인텔 7(10nm급) 공정을 통해 대량 양산이 진행 중이고, 인텔 4(7nm급) 공정이 제조 준비를 마쳤다"며 "인텔 3(4nm급)는 올해 말까지 제조 준비를 완료할 예정"이라고 전했다.
디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》
