삼성전자가 BSPDN(Back Side Power Delivery Network) 연구 성과를 공개했다. 삼성전자가 BSPDN 관련 구체적인 연구 성과를 공개한 건 이번이 처음이다.  11일 업계에 따르면 삼성전자는 지난 6월 일본에서 열린 2023 VLSI 심포지움에서 BSPDN 연구 현황을 발표했다. BSPDN은 2019년 IMEC에서 처음 제시한 개념이다. 전력 배선을 웨이퍼 후면에 배치해 전력 및 신호 라인의 병목 현상과 셀 활용률 등을 개선하는 설계 구조다. 삼성전자는 이번 논문에서 BSPDN 적용을 통해 FSPDN(Front Side Power Delivery Network) 대비 14.8% 면적 축소에 성공했다고 밝혔다. 구체적으로 두 개의 ARM 회로에서 각각 10.6%, 19% 면적을 줄이는 결과를 얻었다. 또 배선 길이도 9.2% 줄였다고 밝혔다. 현재 반도체는 FSPDN 구조로 만들어진다. 전력 라인-신호 라인-트랜지스터 순으로 배치되는데, 전력과 신호 라인이 동일한 리소스를 활용하는 탓에 병목현상 등 문제가 발생한다. 또 트랜지스터 확장에 따른 배선 레이어 확대에도 많은 비용이 소모된다는 단점이 있다.  삼성전자를 비롯한 반도체 업계는 이러한 구조적 한계를 돌파하기 위해 BSPDN 구조에 주목해왔다. BSPDN은 기존 반도체 구조와 달리 신호 라인-트랜지스터-전력 라인 순으로 배치한다. 삼성전자는 이번 논문에서 BSPDN을 통해 웨이퍼 상단의 셀 활용률을 높일 수 있다고 설명했다. 아울러 상호 연결 병목과 비용 등 문제도 해결 가능한 것으로 알려졌다. BSPDN을 개발 중인 기업은 삼성전자 외에도 TSMC, 인텔 등이 있다. 인텔은 BSPDN을 '파워비아'로 명명하고 있다. 인텔은 지난 6월 파워비아 기술 설명회를 개최하기도 했다. 이들 기업은 2nm 공정부터 BSPDN 적용을 목표로 하고 있다. 한편,  삼성전자는 이번 심포지움에서 발표한 또다른 논문을 통해 BSPDN의 기술적 어려움에 대해 설명하기도 했다. BSPDN 적용시 인장 응력이 작용해 실리콘관통전극(TSV)과 금속층이 분리될 수 있다는 점이다. 삼성전자는 이 문제를 TSV 높이를 줄이거나 폭을 넓혀서 해결할 수 있다고 전했다. 업계에서는 BSPDN 적용을 위해서는 웨이퍼 후면 가공을 위한 화학기계적연마(CMP) 기술, 신호 라인과 전력 라인 연결을 위한 TSV 기술력 확보가 중요하다고 보고 있다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》