반도체 미세공정이 한계에 부딪히면서 어드밴스드 패키지에 대한 관심이 급부상하고 있다. 업계에서는 어드밴스드 패키지 상용화를 위해서는 인터포저, 인터커넥션 등 4가지 요소 기술 개선이 필요하다고 보고 있다. 김학성 한양대학교 교수는 24일 서울 코엑스에서 《디일렉》 주최로 열린 ‘2024 어드밴스드 반도체 패키지 혁신기술 콘퍼런스’에서 어드밴스드 패키지 상용화를 위한 과제로 인터포저, 인터커넥션, 쿨링, 재배선(RDL)을 꼽았다. 어드밴스드 패키지는 반도체 미세 공정의 한계를 극복하기 위해 개발되고 있는 기술이다. 지금까지 반도체 산업은 성능 향상을 위해 트랜지스터를 스케일링하는데 집중했다면, 최근에는 여러 개의 칩을 연결하는 방식으로 칩의 성능을 높이고 있다. 칩의 탑재 형태에 따라 2.5D 패키지, 3D 패키지 등으로 나뉜다. 2.5D 패키지는 TSMC의 칩온웨이퍼온서브스트레이트(CoWoS), 삼성전자의 아이큐브 등으로 알려진 기술이다. 고대역폭메모리(HBM)과 고성능의 그래픽처리장치(GPU)나 주문형반도체(ASIC)를 연결하는 데 사용된다. 엔비디아 H100, A100, AMD MI300X, 인텔 가우디 2 등이 2.5D 패키지가 적용된 제품이다. 3D 패키지는 실리콘관통전극(TSV)을 통해 칩을 수직으로 연결하는 방식이다. 인텔에서는 포베로스(Foveros)라는 이름으로 부른다. 최근에는 고성능컴퓨팅(HPC)뿐 아니라 인텔 메테오레이크 등 모바일 중앙처리장치(CPU)에도 적용되고 있다. 김 교수는 어드밴스드 패키지 기술이 주목받는 이유에 대해 “3차원(핀펫, GAA) 트랜지스터가 개발되면서 2000개에 달하는 프로세스 스텝이 추가됐다”며 “이로 인해 웨이퍼 수율이 (식스시그마 기준) 0.4 수준으로 줄어들게 되고, (선단 공정) 웨이퍼 단가도 증가하게 된다”고 말했다. 이어 “이를 해결하기 위해 AMD는 (칩렛을 적용한) 1세대 칩 다이를 네 개의 칩으로 조각내서 만들었다”고 부연했다. 김 교수는 칩렛 등 어드밴스드 패키지 구현을 위해서는 인터포저, 인터커넥션, 쿨링, RDL 등 요소 기술 개선이 필요하다고 설명했다. 인터포저와 RDL, 인터커넥션은 칩 간 연결을 위한 기술이다. 인터포저는 칩과 기판을 이어주는 일종의 매개체다. 엔비디아 A100, H100 등 제품도 인터포저 위에 HBM과 GPU 등을 실장해 연결하고 있다. RDL은 웨이퍼에 형성된 패드에 재배선용 금속층을 다시 만들어 새로운 패드를 형성하는 공정이다. 인터커넥션은 칩 간의 전기적 연결을 뜻한다. 김 교수는 “현재 사용하고 있는 실리콘 인터포저의 경우 가격이 높다는 게 문제인데, 최근 이를 글래스 소재로 대체하려는 시도가 나오고 있다”고 말했다. 이어 “인터커넥션의 경우 하이브리드 본딩을 적용하면 나노미터(nm)까지 인터커넥션 구현이 가능하다”고 덧붙였다. 마지막으로 김 교수는 “어드밴스드 패키지에서 쿨링이 중요한 것은 실리콘은 80°C 이상의 온도에서 스위치 기능을 하지 못한다”며 “이를 해결하기 위해 TSMC 등은 리퀴드 쿨링 등 기술을 제시하고 있다”고 설명했다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》