HBM 코어 다이·범프 높이 개선 한계에 다다라
삼성전자가 16단 이상 고대역폭메모리(HBM) 양산에 하이브리드 본딩 기술이 꼭 필요하다는 입장을 견지했다. 16단까지 어드밴스드 매스리플로우-몰디드언더필(MR-MUF)를 적용하겠다는 SK하이닉스와 상반되는 로드맵이다.
7일 업계에 따르면 삼성전자는 지난달 말 미국 콜로라도주 덴버에서 개최된 제74회 전자부품기술학회(ECTC)에서 ‘HBM 적층을 위한 D2W 하이브리드 구리(Cu) 본딩 기술 연구’ 논문을 발표했다.
삼성전자는 논문에서 “16단 이상 HBM에는 하이브리드 본딩 기술이 필수적”이라고 강조했다.
하이브리드 본딩은 차세대 패키지 기술 중 하나다. 실리콘관통전극(TSV)이 형성된 칩을 수직으로 쎃을 때 범프 없이 다이렉트로 붙이는 컨셉이다. 업계에선 다이렉트 본딩이라고 부르기도 한다. 열압착(TC) 본딩 대비 적층 칩 높이와 열 방출 개선이 가능하다는 장점이 있다.
삼성전자는 HBM4 16단 양산에 하이브리드 본딩 적용이 필요한 이유로 패키지 높이를 꼽았다. 제한된 폼팩터(775μm) 안에 17개(베이스 다이 1개+코어 다이 16개) 칩을 적층하기 위해서는 하이브리드 본딩을 통해 칩 간 갭을 최대한 줄여야한다는 것이다. 삼성전자는 12단 HBM 제품까지 TC-비전도성접착필름(NCF) 방식을 적용해 칩을 적층하고 있다.
제한된 폼팩터 안에 칩을 적층하기 위한 방법은 크게 세 가지가 있다. 코어 다이를 최대한 얇게 만드는 방법과 범프 피치를 줄이는 방법, 하이브리드 본딩을 적용 등이다.
업계에서는 코어 다이를 얇게 만드는 것과 범프 피치를 줄이는 것이 한계에 다다른 것으로 보고 있다. 업계 관계자는 “코어 다이를 30μm 아래로 가공하는 것은 쉽지 않다”고 귀띔했다. 삼성전자는 논문에서 “범프를 통한 칩 간 연결은 (범프) 부피 때문에 높이를 줄이는 데 한계가 있다”며 “또, 마이크로 범프를 통한 연결은 범프 쇼트 이슈로 (범프 간) 피치를 줄이기 어렵다”고 설명했다.
삼성전자는 이 논문에서 하이브리드 본딩을 통한 HBM 제조 방법을 공개하기도 했다. 로직 웨이퍼의 경우, 화학적기계연마(CMP)와 플라즈마 조사 공정을 거친다. 이후, DI 워터 린스 공정 후 칩을 적층한다. 코어 다이는 CMP 후, 다이 싱귤레이션 공정을 진행한다. 이후 과정은 로직 웨이퍼와 동일하다. 플라즈마 조사와 DI 워터 린스를 진행하는 이유는 표면 활성화 때문이다. 이 과정을 거쳐야만 -OH기가 만들어지고, 이를 통한 분자 간 결합이 이뤄진다. 마지막으로 어닐링 과정을 거치면 Cu도 결합된다.
삼성전자는 지난 4월 세메스 하이브리드 본딩 장비를 통해 16단 HBM3 샘플을 만들었고, 정상 작동했다고 밝히기도 했다. 하이브리드 본딩 장비는 세메스 외에도 베시(BESI), 한화정밀기계 등이 개발하고 있다.
삼성전자는 16단 제품이 주력이 될 HBM4 제품 샘플을 2025년 개발한 뒤 2026년부터 본격 양산할 계획이다.
디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》
