○ARM 차이나, 자체 개발 아키텍처 주역 Z2 AIPU 발표···성능 배로 향상, 최대 32코어
- ARM 차이나는 비록 인사 문제로 잡음이 있었지만 꾸준한 기술 성과를 보여주며 실력자로 인정받고 있음.
- 13일 자체 개발 아키텍처 ‘주역 Z2 AIPU’를 발표했음. 심화학습 및 자체 연구개발을 목적으로 만든 AI전용 CPU(AI Processing Unit).
- 싱글코어 연산이 최고 4TOPS(초당 4조회 동작)에 도달해 전 세대인 주역 Z1 AIPU보다 속도가 배로 향상됐고 최대 32코어 확장으로 단일 시스템온칩(SoC)에서 128테라플롭스(TOPS) 연산을 발휘할 수 있다는 점이 특징.
○ARM 차이나의 첫 번째 야심작 ‘주역’
- 2018년 11월 ARM 차이나는 ‘주역(周易)’이라는 AI 플랫폼을 발표했음.
- 주역 Z1 AIPU는 ARM이 중국에서 합자사를 설립 후 처음으로 내놓은 중국 자체 IP 제품.
- ‘주역’은 중국에서 다수의 고객사를 확보했으며 이미 이를 연구와 생산에 활용하고 있는 업체도 다수. 췐즈커지(全志科技)의 R329 AI 언어전용 칩이 한 예.
○주역 Z2 AIPU의 성능 혁신 및 계획
- 일부 신경망 모형 작동 시 동일한 연산 사양에서 속도가 100% 향상해 효율이 배로 늘었음.
- 메모리 시스템 최적화, 고급 대역폭 절감 기술(ABST) 업그레이드.
- Z1의 가중 압축(weight compression)에 feature map 압축 기술 추가.
- 3종 사양(4TOPS 연산 Z2-1104/2TOPS 연산 Z2-1002/1TOPS 연산 Z2-0901) 제공. 현재 LAC 버전은 개발 완료 되었으며 모든 사양의 EAC 버전은 연내 중국 고객사에 납품할 예정.
- 주로 중고급 보안, 스마트 좌석(객실 또는 조정석), 첨단 운전자 지원 시스템(ADAS), 엣지 서버 등에서 활용되며 주역 Z2 AIPU을 적용한 고객사의 칩 제품 발표는 내년으로 예상됨.
○AI 알고리즘을 새로운 명령집으로 정의
- 주역 AIPU는 AI 알고리즘을 새로운 명령집으로 정의함. 명령 구동량 처리 유닛, 고정 AI 알고리즘 처리 유닛을 통해 다양한 네트워크의 조합된 작동을 가능하게 함으로써 각종 AI 연산을 지원하고 안전성을 갖추게 됨.
- 완전한 프로그래밍 기능과 함께 AI 연산 유닛을 고정하는 고효율성을 갖추어 비교적 균형 잡힌 플랫폼형 AI 솔루션을 구성하고 에뮬레이터, 컴파일러, 디버깅기 등 풀 개발 툴을 구축해 ARMNN, 안드로이드NN 등 유행하는 인터페이스, 텐서플로우(TensorFlow), ONX 등 주류 AI 프레임워크, 파트너사의 자체 OS, 런타임 프레임워크를 지원함.
