"패키지를 지배하는 자가 반도체를 지배한다." 25일 폐막한 ‘반도체대전(SEDEX) 2024’의 화두는 어드밴스드 패키징 기술이었다. 삼성전자, SK하이닉스, 인텔 등 주요 반도체 기업 인사는 일제히 패키징의 중요성을 강조했다. 패키징은 말 그대로 반도체를 ‘포장’하는 과정이다. 가공된 웨이퍼를 조그마한 칩으로 잘라, 제품을 보호하고 가치를 높인다. 단순 ‘포장’ 그 이상을 기대하게 된 것은 인공지능(AI) 시장이 본격 개화하면서다. 고속∙저전력의 로망을 실현해줄 해결사로 떠올랐다. 반도체 업계는 전공정 과정에서 회로의 선폭을 더 이상 좁게할 수 없는 물리적 한계를 마주했다.  

삼성전자, “실리콘 커패시터 양산 마쳤다”

정기태 삼성전자 파운드리사업부 부사장은 23일 ‘스마트 월드에서 파운드리 기술의 역할’을 주제로 강연했다. 정 부사장은 “스마트월드는 자율주행차, 증강현실(AR)·가상현실(VR), 로보틱스로 대변된다. 그 실현의 핵심은 파운드리 기술”이라고 운을 뗐다. 파운드리는 반도체 위탁생산을 뜻하는 말로, 패키징을 포함한다.  정 부사장은 “삼성전자는 파운드리 공정을 고도화하고 있다. 실리콘 캐패시터의 양산 준비가 막바지에 다다랐다”고 말을 이었다. 

실리콘 캐패시터는 전력을 안정적으로 공급하고 고주파 신호를 처리하는 부품이다. 적층 세라믹 콘덴서(MLCC)를 대체할 차세대 제품으로 주목받는다. 유전체가 세라믹인 MLCC와 달리 실리콘 화합물로 만들어져, 고온∙고주파 환경에서도 노이즈 없이 전압과 전류를 공급할 수 있다. 고주파로 갈수록 더 많이 필요한 MLCC와 달리 단 1개면 충분하다는 점 또한 장점이다. 

정 부사장은 “HPC(고성능 컴퓨팅), 모바일 등 응용처는 다양하다”며 “기존 D램에 활용하던 20나노미터(㎚∙ 10억분의 1m) 공정을 기반으로 만든다. 기술적으로 별다른 문제가 없다”고 부연했다.

24일 진행된 이원석 삼성전자 테크니컬리더(TL)의 발표에서는 파운드리 공정 고도화 방안으로 ‘4F²스퀘어 D램’이 소개됐다. 4F²는 메모리 셀 하나가 차지하는 면적을 의미한다. 회로의 선폭(Feature)을 제곱하면 면적이 되고, 이것의 네 배에 해당하는 크기다. 기존 6F²스퀘어 D램과 대비해 좁은 면적에 더 많은 셀을 배치할 수 있다. 고밀도 메모리 집적으로 더 많은 용량을 확보할 수 있다. 

앞서 삼성전자는 고대역폭메모리(HBM)에 3.5D패키징을 적용한다는 계획을 밝히기도 했다. 3.5D패키징은 기존 2.5D패키징과 3D패키징이 결합된 기술이다. 2.5D패키징은 여러 개의 반도체 칩을 나란히 붙여 하나의 인터포저 위에 붙이고, 3D패키징은 두 개 이상의 칩을 수직으로 붙인다. 3.5D패키징은 웨이퍼 면적을 적게 차지하는 3D패키징의 장점, 반도체의 두께를 얇게 만들 수 있는 2.5D 패키징의 장점을 뽑아 구현한 기술이다.  

SK하이닉스, “날개 단 HBM 뒤에는 패키징이 있었다”

“패키징 개발을 맡은 제가 키노트 연사로 선 것 자체가 굉장히 큰 변화라고 생각합니다. 패키징 기술의 진화가 반도체 산업의 혁신을 이끌고 있습니다.” 이강욱 SK하이닉스 패키징개발담당 부사장은 24일 진행된 반도체대전 키노트에서 ‘AI 시대의 반도체 패키징의 역할’을 주제로 강연했다. 이 부사장은 “HBM은 하이닉스(H) 베스트(B) 메모리(M)”라며 이날 오전 발표된 실적을 근거로 한 자부심을 여과없이 드러냈다. 이어 “패키징을 지배하는 자가 반도체를 지배한다. SK하이닉스가 HBM 시장 주도권을 잡은 배경에는 패키징이 있었다”고 강조했다.  이날 발표된 SK하이닉스의 올해 3분기 실적은 분기 사상 최대 기록이다. HBM 등 고부가가치 제품이 견인했다. 매출 17조5731억원, 영업이익 7조300억원, 순이익 5조7534억원이다. 이 부사장은 “처음 MR-MUF을 적용해 패키징한 3세대 HBM(HBM2E)부터 시장 주도권을 확보할 수 있었다. 발열을 잡으면서 생산성을 확보할 수 있는 기술”이라며 “향후에도 패키징 기술을 지배하는 기업이 반도체 산업을 이끌어가게 될 것”이라고 말했다. MR-MUF(Molded Reflow-underfill)는 SK하이닉스가 자체 개발한 기술이다. 수직으로 쌓아 올린 칩들의 빈틈을 액체 형태의 EMC(Epoxy Molding Compound)로 메워 회로를 보호한다.  SK하이닉스의 HBM은 TSMC의 2.5D패키징을 통해 엔비디아의 그래픽처리장치(GPU)와 연결된다. HBM3E 12단은 기존 CoWoS-S(Chip on Wafer on Substrate with Silicon interposer)과 달리 CoWoS-L(with Local interconnect)가 적용된다. 필요한 영역에만 선택적으로 인터포저를 배치하는 기술이다. 보다 유연하게 설계할 수 있고, 비용을 줄이는 데 도움이 된다. 이 부사장은 “2.5D패키징과 HBM의 패키징 기술 변화가 AI 산업 성장을 주도한다”며 “TSMC는 ▲‘CPO(Co-Packgaed Optics) 패키징’ ▲그래픽처리장치(GPU)와 HBM이 병렬이 아닌 수직으로 직접 연결되는 ‘3D SiP(System-in-Package)’ ▲하나의 웨이퍼에 여러 개의 칩을 집적하여 통합 시스템을 구현하는 SoW(System on Wafer)를 준비 중”이라고 말했다.  

인텔이 모셔간 ‘그 분’도 연단에

인텔이 모셔간 ‘그 분’, 이춘흥 책임도 CPO에 대해 언급했다. 지난해 말 인텔에 합류한 이 책임은 자타공인 후공정 전문가다. 중국의 후공정(OSAT) 기업 JCET에 몸담았던 그가 인텔에 새 둥지를 틀며, 당시 파격적인 영입이라는 평가가 나왔다.  이 책임은 24일 ‘시스템 레벨에서의 어드밴스드 패키징의 기반: 칩렛, 메모리, 전력과 발열’을 주제로 강연했다. 이 책임은 CPO 패키징에 대해 “대역폭과 에너지 효율을 높이고 비용을 줄이기 위해 반드시 가야 할 길”이라고 말했다. CPO는 구리 대신 광신호, 즉 빛을 활용해 전기적 연결을 하는 기술이다. 더 많은 데이터를 더 빠르고 정확하게 처리할 수 있을 것으로 기대받는다. 이 책임은 “인텔에서는 빛을 실리콘 내부에 집어 넣어 칩끼리 통신하는 방법을 추진 중이다. 전력과 발열 문제에서 장점이 많다”고 말했다. 상용 가능성 묻는 질문에는 말을 아꼈다. 이 책임은 “아직 표준화된 기준이 없다. 유리 기판을 활용한 기술이 대세로 떠오르는데 시원하게 답변할 수 있는 수준은 아니“라고 선을 그었다. 이외에도 빛을 내는 부품과 전자 부품이 밀집된 데서 오는 열관리의 어려움, 수명, 비용 등이 해결해야 할 과제로 꼽힌다. 이 책임은 유리기판의 상용 시점으로는 2030년을 꼽았다.  이른바 ‘광반도체’에 대한 관심은 매우 높다. 삼성전자는 지난 6월 열린 파운드리 포럼에서 2027년 광반도체를 양산하겠다는 계획을 밝혔다. TSMC, 엔비디아를 비롯해 중국 기업들도 뜨거운 시선으로 바라보고 있다. 이 책임은 무어의 법칙이 끝났다는 말에 정면으로 반박하기도 했다. “무어의 법칙은 살아있다. 반도체 업계가 물리적 한계에 도달하고 패키징이 주요 영역으로 부각된 이유”라고 말했다. 무어의 법칙은 인텔의 공동 창립자인 고든 무어가 처음 제안했다. 반도체의 성능과 직결되는 트랜지스터의 수가 약 18~24개월마다 두 배로 증가한다는 관찰을 기반으로 한다.