세계 최대 파운드리 기업 TSMC가 실리콘 포토닉스를 결합한 차세대 고성능컴퓨팅(HPC)·인공지능(AI)용 패키징 플랫폼을 공개했다. 실리콘 포토닉스는 광자를 이용한 반도체 기술로 대표적인 미래 반도체 기술로 꼽힌다. TSMC의 실리콘 포토닉스 도입 시도는 인터커넥트를 개선하려는 시도로 보인다.

케빈 장 TSMC 수석 부사장은 19일(현지시간) 미국 샌프란시스코에서 열린 '국제고체회로학회(ISSCC) 2024'에서 "미래 고성능 컴퓨팅 성능 요구 사항을 충족하기 위해서는 (H100, A100 등) AI 가속기 대비 성능 개선이 필요하다"며 "연산 성능을 높이기 위해서는 반도체를 수직으로 쌓고, 여러 개의 최첨단 칩을 함께 사용해야한다"고 말했다.

AI 가속기 성능을 높이기 위해서는 칩렛 및 고대역폭메모리(HBM) 탑재를 늘려야 한다는 이야기다. 칩렛은 기존 반도체 구조인 모놀리식(Monolithic)과 달리 복수의 다이를 연결해 하나의 반도체처럼 동작하게 만드는 기술이다. 작은 다이들을 연결해 반도체를 만들 수 있어 웨이퍼 수율 개선, 생산 비용 절감 등이 가능하다.

칩렛과 HBM 탑재를 확대하기 위해서는 인터포저와 칩온웨이퍼온서브스트레이트(CoWoS) 확대가 필요하다. 이는 곧 인터커넥트, 전력 공급 등 이슈와 연결된다.

장 수석 부사장은 이를 해결하기 위해 TSMC가 실리콘 포토닉스 기술을 도입한다고 밝혔다. 실리콘 포토닉스는 기존 입출력(I/O)이 아닌 광 섬유(Fiber)를 통해 데이터 전송이 이뤄지기 때문에 기존 반도체 대비 입출력(I/O)이 개선될 것으로 보인다. 다만, 실리콘 포토닉스의 정확한 도입 시점에 대해서는 밝히지 않았다. 현재 R&D를 진행하고 있는 만큼, 빨라도 내년 이후에야 적용이 가능할 것으로 추정된다.

이외에도 베이스 다이 위에 이종 다이를 적층한 것이 눈에 띈다. 베이스 다이와 이종 다이는 하이브리드 본딩을 적용해 I/O를 극대화한다는 컨셉이다. 칩과 고대역폭메모리(HBM)는 재배선(RDL) 인터포저에 실장한다. 칩과 HBM은 로컬 실리콘 인터포저(LSI)를 활용해 연결성을 높일 것으로 예상된다.

장 수석 부사장은 전력 공급 문제는 전압 조정기(IVR)을 탑재해 해결할 수 있다고 설명했다. IVR은 일종의 전력 회로로 탑재 시 전력 소비량 등을 줄일 수 있다. 

마지막으로 장 수석 부사장은 "오늘날 최첨단 트랜지스터 기술을 사용하면 동일한 다이에 약 1000억개의 트랜지스터를 집적할 수 있다"며 "하지만 이것만으로는 미래 AI 애플리케이션 대응이 어렵다"고 강조했다. 이어 "첨단 3D 패키징 기술을 활용하면 트랜지스터를 1조개까지 탑재할 수 있다"며 "이를 통해 미래 (컴퓨팅) 연산에 대응해야 한다"고 덧붙였다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·전장·ICT·게임·콘텐츠 전문미디어 디일렉》

노태민 기자 다른기사 보기