3D 적층 기술이 반도체 패키징 시장 성장을 이끌 것이라는 전망이 나왔다. 11일 시장조사업체 욜디벨롭먼트에 따르면 반도체 패키징 시장규모는 지난해 290억달러(약 34조4200억원)에서 오는 2025년까지 연평균 6.6% 성장해 420억달러를 기록한다고 전망했다. 이 성장세라면 2025년 전체 패키징 시장에서 첨단 반도체 패키징이 차지하는 비중이 50%에 달할 것으로 보인다. 반도체는 회로 선폭을 좁히는 미세공정 기술 개발을 통해 성능을 높여왔다. 그러나 최근 10나노 이하 초미세공정으로 내려오면서 공정 미세화만으로 반도체 성능과 전력 효율을 획기적으로 향상시키기 어려워졌다. 대안으로 패키징 기술 개발이 각광받는 이유다. 패키징 기술은 칩 사이즈 축소, 절전, 시스템 효율성 향상에 유리하다. 3D 패키징(3차원 적층 기술)은 첨단 패키징 기술 중에서 수요가 가장 높다. 욜은 2019년에서 2025년까지 3D 패키징이 연간 21%로 가장 높은 성장을 전망했다. 임베디드 다이(Embedded Die)는 18% 성장, 팬아웃(Fan-Out)은 15.9% 성장이 예상된다. 임베디드 다이는 인쇄회로기판 적층 기판에 다이가 직접 내장되는 기술이다. 팬아웃은 입출력 단자 배선을 바깥쪽으로 빼 입출력을 늘리는 방식이다. 최근 삼성전자와 TSMC는 3D 패키징 기술 개발에 적극적이다. 이들은 파운드리 시장에서 유일하게 7나노 미만 공정 기술을 보유하고 있다. 최근 경쟁 구도가 심화되고 있는 가운데 신규 고객사를 확보하기 위한 전략으로 패키징 개발에도 주력하는 것으로 보인다. 삼성전자는 지난 8월 7나노 반도체에 3D 패키징 기술 '엑스큐브(X-Cub)'를 적용한 테스트 칩을 생산했다. 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 실리콘관통전극(TSV) 패키징 기술이다. 같은 달 TSMC도 미국특허청(USPTO)에 '3D패브릭'이란 상표를 출원했다. 회로 선폭을 4.5~6㎛(마이크로미터)로 줄인 것이 특징이다. 첨단 패키징 수요가 증가한 이유는 모바일, 5G, 고성능컴퓨팅(HPC), 인공지능(AI) 시장이 폭발적으로 성장하고 있기 때문이다. 지난해 모바일은 전체 첨단 패키징 매출에서 무려 85%나 차지했다. 모바일 AP를 대상으로 한 첨단 패키징 시장은 2025년까지 연평균 5.5% 성장할 전망이다. 통신 및 인프라 분야는 매출 기준으로 가장 빠르게(연평균 13%) 성장하고 있다. 시장 점유율은 2019년 10%에서 2025년 14%로 증가가 예상된다. 모빌리티(자동차, 운송)는 2025년까지 연평균 10.6% 성장할 전망이다. 점유율 면에서는 약 4% 정도에 이를 것으로 보인다. 반도체 패키징 시장 성장과 더불어 패키징 장비와 소재 시장 전망도 밝다. 지난 7월 반도체장비재료협회(SEMI)가 발표한 보고서에 따르면 어셈블리와 패키징 장비 시장은 올해 10% 상승한 32억달러를 기록할 전망이다. 내년에는 8% 성장한 34억달러가 전망된다. 패키징 소재 시장은 지난해 176억달러(약 21조원)였던 시장이 2024년 208억달러까지 확대될 것으로 내다봤다. 연평균 성장율은 3.4%다.