설계자산(IP) 전문 기업 퀄리타스반도체가 PCIe 6.0 물리계층(PHY) IP 개발에 이어 UCIe(Universal Chiplet Interconnect express) 표준 칩렛 인터페이스 IP 개발에 돌입한다. 시높시스, 케이던스 등 글로벌 기업이 과점 중인 칩렛 IP 국산화에 시동을 걸었다. 향후 3년 내 시제품 제작을 마무리하고 고객사 확보에 본격적으로 나선다는 계획이다. 김두호 퀄리타스반도체 대표는 최근 《디일렉》과 인터뷰를 갖고 "과학기술정보통신부(과기정통부)의 칩렛 인터페이스 IP 과제에서 주관기관으로 선정돼 개발을 시작했다"며 "초기 연구보다는 상용화에 목표를 두고 개발을 해 나갈 예정"이라고 밝혔다. 이어 "(개발) 3년 차 정도 시제품을 보게 되는데, 수요 고객사가 있다면 함께 개발해 나갈 수 있을 것이라고 기대하고 있다"고 덧붙였다. 퀄리타스반도체는 2017년 설립된 반도체 IP 전문기업이다. 지난 2019년 삼성전자 파운드리 생태계 SAFE IP 파트너로 선정됐으며, 디스플레이 칩셋 IP와 MIPI(Mobile Industry Processor Interface) IP 등을 팹리스 기업과 디자인하우스 등에 공급 중이다. 퀄리타스반도체가 칩렛 인터페이스 IP 개발을 시작한 것은 올해 5월부터다. 회사 측은 지난 5월 과기정통부가 주관하는 '인공지능(AI) 및 자동차 시스템온칩(SoC)용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제' 주관연구개발기관으로 선정됐다. 이 과제를 통해 UCIe 표준에 따르는 칩렛 인터페이스를 개발할 예정이다. 칩렛은 모놀리식 다이가 아닌 여러 개의 다이들을 연결해 하나의 반도체로 만드는 방식이다. 최근 초미세공정에서의 기술적 한계를 극복하기 위해 논의되고 있는 기술이다. 칩렛 적용 시 반도체 생산 비용 절감, 수율 상승 등이 가능해 차세대 반도체 생산 기술로 손꼽히고 있다. 최근 발표된 인텔의 모바일 CPU 메테오레이크가 칩렛이 적용된 대표적인 반도체다. 퀄리타스반도체는 과기정통부 과제를 통해 고대역폭, 저전력, 저지연 칩렛 전용 인터페이스 IP 기술을 확보를 목표하고 있다. 회사 관계자는 ”PCIe 6.0 IP에 활용되는 기술이 차세대 칩렛 인터페이스 IP 등에 접목되는 상황“이라며 칩렛 인터페이스 IP 개발을 자신했다. 현재, 칩렛 인터페이스 IP는 시높시스, 케이던스 등 기업이 과점하고 있다. 퀄리타스반도체가 칩렛 인터페이스 IP 국산화에 성공한다면 큰 폭의 매출 성장이 가능할 것으로 예상된다. 퀄리타스반도체는 오는 2026년 640억원 매출을 달성한다는 계획이다. 올해 예상 매출(126억원) 대비 5배 큰 수치다. 회사는 현재 주력 매출인 MIPI, 디스플레이 매출 외에도 PCIe, SoC 등 영역에서 매출 성장이 예상된다고 설명했다. 또 내년 적자 탈출도 전망했다. 퀄리타스반도체의 올 상반기 영업손실은 33억원 수준이다.  김 대표는 “올해 매출 성장이 둔화된 것은 전방산업 수요 부진 때문”이라며 “내년 매출을 기여할 수 있는 자산들을 많이 확보해 나가고 있기 때문에, 내년 턴어라운드를 달성할 여지가 있다고 본다”고 말했다. 한편, 퀄리타스반도체는 오는 10월 코스닥 상장을 준비하고 있다. 퀄리타스반도체가 공모하는 주식 수는 총 180만주로 주당 희망 공모가 범위는 1만3000~1만5000, 총 공모 예정 금액은 234억원~270억원이다. 다음달 6일부터 13일까지 기관 수요예측을 통해 공모가를 확정한 뒤, 같은 달 18일과 19일 이틀 동안 일반 청약을 진행할 예정이다. 상장 대표주관사는 한국투자증권이다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》