반도체 설계자산(IP) 기업 퀄리타스반도체가 고부가 반도체 IP 시장을 선점하겠다는 목표를 내놨다. 칩렛 기술에 필수적인 UCIe 표준 칩렛 물리계층(PHY) IP와 PCIe 6.0 PHY IP 시장을 공략하겠다는 이야기다. 김두호 퀄리타스반도체 대표는 13일 서울 영등포구 홍우빌딩에서 열린 기업공개(IPO) 기자간담회에서 "인공지능(AI) 등 데이터 산업 시대에서 PCIe IP와 UCIe IP의 중요성이 증가하고 있다"며 "차세대 전략 IP로 두 IP를 선정해 개발하고 있다"고 설명했다. 이어 "PCIe 6.0 PHY IP 개발을 통해 PCIe뿐 아니라 컴퓨트익스프레스링크(CXL) 시장 진출까지 목표하고 있다"고 덧붙였다. 퀄리타스반도체는 2017년 설립된 반도체 IP 전문기업이다. 지난 2019년 삼성전자 파운드리 생태계 SAFE IP 파트너로 선정됐으며, 디스플레이 칩셋 IP와 MIPI(Mobile Industry Processor Interface) IP 등을 팹리스 기업과 디자인하우스 등에 공급 중이다. PCIe 6.0과 UCIe는 차세대 반도체 인터페이스 기술로 주목받고 있는 기술이다. PCIe는 메인보드와 솔리드스테이드드라이브(SSD), 그래픽처리장치(GPU) 등을 연결하는 인터페이스다. 현재 주로 사용되는 기술은 PCIe 4.0이다. PCIe 6.0은 1개 레인 당 8GB/s 전송속도를 지원한다. 최대 16개 라인을 지원하며, 활용 시 128GB/s 까지 전송속도를 늘릴 수 있다. PCIe 4.0 대비 4배 이상 늘어난 수치다. 현재 퀄리타스반도체는 PCIe 6.0 IP 디자인 킷을 완성한 것으로 알려졌다. UCIe IP는 칩렛간 연결에 사용되는 인터페이스다. 칩렛은 모놀리식 다이가 아닌 여러 개의 다이들을 연결해 하나의 반도체로 기능하게 만드는 방식이다. 최근 초미세공정에서의 기술적 한계를 극복하기 위해 논의되고 있다. 최근 발표된 인텔의 모바일 CPU 메테오레이크가 칩렛이 적용된 대표적인 반도체다. 다만, 칩렛 기술은 타사 반도체와의 호환에 문제가 있다. 인텔, AMD, 엔비디아 등 주요 팹리스 기업이 독자적인 인터페이스를 사용하고 있어 타사 칩과의 결합이 불가능하기 때문이다. 이를 극복하기 위해 만들어진 것이 UCIe다. 퀄리타스반도체가 칩렛 PHY IP 개발을 시작한 것은 올해 5월부터다. 회사 측은 지난 5월 과기정통부가 주관하는 '인공지능(AI) 및 자동차 시스템온칩(SoC)용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제' 주관연구개발기관으로 선정됐다. 이 과제를 통해 UCIe 표준을 따르는 칩렛 PHY IP를 개발할 예정이다. 이를 위해 UCIe 컨소시엄에도 가입했다. 약점으로 평가받던 디자인서비스 의존도도 크게 감소했다. 지난해 퀄리타스반도체의 디자인서비스 매출 비중은 32.2%(35억원) 규모였지만, 올해 반기 디자인서비스 매출 비중은 6%(3.6억원) 수준으로 낮아졌다. 김 대표는 "디자인서비스는 투입한 인력으로 즉각적인 수익으로 전환하기 좋은 비즈니스지만, (퀄리타스반도체에게) 질적으로 좋은 매출은 IP 자산을 만들고, IP가 매출로 이어지는 형태"라며 "(올해 디자인서비스 매출이 줄이면서) 개발 인력들을 다양한 IP 개발에 착수할 수 있는 여지를 확보했고, 이를 통해 한층 더 성장하는 계기를 얻었다"고 자신했다. 퀄리타스반도체는 오는 2026년 640억원 매출을 달성한다는 계획이다. 올해 예상 매출(126억원) 대비 5배 큰 수치다. 회사는 현재 주력 매출인 MIPI, 디스플레이 매출 외에도 PCIe, SoC 등 영역에서 매출 성장이 예상된다고 설명했다. 한편, 퀄리타스반도체는 오는 27일 코스닥 상장 예정이다.  퀄리타스반도체가 공모하는 주식 수는 총 180만주로 주당 희망 공모가 범위는 1만3000~1만5000원, 총 공모 예정 금액은 234억원~270억원이다. 6일부터 13일까지 기관 수요예측을 통해 공모가를 확정한 뒤, 18일과 19일 이틀 동안 일반 청약을 진행할 예정이다.

디일렉=노태민 기자 [email protected]
《반도체·디스플레이·배터리·자동차전장·ICT부품 분야 전문미디어 디일렉》